登录
首页 » VHDL » beep 123456

beep 123456

于 2022-03-21 发布 文件大小:249.37 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

实现beep发出1234567的音乐声音-beep 123456

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ODBC
    ODBC编程实例,使用ODBC对基于开关量数据采集卡的通信接口设计与实现。(ODBC programming examples, using ODBC for data acquisition card based digital communications interface design and implementation.)
    2013-07-14 13:16:35下载
    积分:1
  • 四路抢答器的设计与实现
    在本次设计中,设计了一款软件,可以实现四个选手抢答问题的模式。包括有计时模块、计分模块、分频模块、消抖模块以及动态显示模块。模块中,有一部分是通过VHDL编程实现,有一部分是通过直接调用软件库中的逻辑器件进行组合,进而设计成一个大模块;最后,把这些所有的模块都进行正确的组合,得到正确的仿真结果,下载到FPGA开发板上,同样可以正确的实现(显示第一个抢答选手的号数以及当前各个选手的积分情况)
    2022-02-01 15:33:40下载
    积分:1
  • Verilog
    这是个关于verilog入门的文档,有同志对verilog感兴趣,可以下载此文档,以供参考。(This is a verilog entry on the document, there are comrades of the verilog interested, you can download this document for reference.)
    2011-11-06 13:18:07下载
    积分:1
  • design a module from a trip data flow channeling Lane detected bitstream "1...
    设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
    2022-07-06 13:42:26下载
    积分:1
  • 使用Veriolog hdl 编写手机屏测试程序.
    使用Veriolog hdl 编写手机屏测试程序.-Veriolog hdl prepared to use cell phone screen test.
    2023-04-25 00:20:03下载
    积分:1
  • 基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。
    基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.
    2022-04-19 03:39:18下载
    积分:1
  • TCD1304_drive
    FPGA驱动TCD1304AP线阵CCD,并经采集将数据通过串口传输至上位机(FPGA drives TCD1304AP linear CCD, and by collecting the data transmitted through the first bit machine serial)
    2021-05-15 18:30:02下载
    积分:1
  • CRC_restored
    mpeg-2 crcr32计算的代码,采用verilog编写,验证通过(mpeg-2 crcr32 caculate)
    2011-09-25 10:54:08下载
    积分:1
  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • maxplus2为开发环境 vhdl编写的自由 计数器 程序
    maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures
    2022-10-02 01:40:03下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载