-
Verilog liushuideng shanshuodeng乘虚
verilog实现闪烁灯和流水灯dechengxu-verilog liushuideng shanshuodeng chengxu
- 2022-06-18 10:08:00下载
- 积分：1
-
Cadence_manual_1.2.pdf
Cadence_manual_1.2.pdf
- 2022-01-26 00:20:48下载
- 积分：1
-
vhdl编写的硬件乘法器
vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
- 2022-01-26 07:31:00下载
- 积分：1
-
一个可编程的间隔定时器的设计，8253要完成的功能，实…
设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求：
1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。
2、 每一种计数器具有六种工作模式。
3、 能进行二进制/十进制减法计数。
4、 可作定时器或计数器。
-The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.
- 2022-08-20 11:53:35下载
- 积分：1
-
tcpip_stack_v1_2
说明： 实现ARP、ICMP、UDP、TCP、IP和MAC全过程的传输，对TCP的连接、接收、发送、断开均经过测试，功能正常(Realize the transmission of ARP, ICMP, UDP, TCP, IP and MAC in the whole process, test the connection, reception, transmission and disconnection of TCP, and the function is normal)
- 2020-05-05 10:03:04下载
- 积分：1
-
CPU-Verilog
说明： 简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
- 2020-06-23 19:40:01下载
- 积分：1
-
组合下载器SCH-3-RENEW
有自己制作的下载器原理图，包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装，一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
- 2019-02-28 17:27:16下载
- 积分：1
-
LDPCtest
ldpc编码器ru算法的verilog语言的完整实现，希望对您有用(ldpc encoder, RU, VERILOG，altera)
- 2021-01-07 14:08:53下载
- 积分：1
-
sdram_hr_hw_4port
这个是DE2上的SDRAM 四个端口的驱动代码，相当实用！(This is a four-port SDRAM on a DE2 driver code, very useful!)
- 2010-07-14 21:21:05下载
- 积分：1
-
xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。
xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。-Xilinx FPGA to achieve the company
- 2022-10-21 12:30:03下载
- 积分：1
