-
kalman_mppt-master
filter kalman mppt for PV
- 2020-10-04 13:27:39下载
- 积分：1
-
QPSK_modulation
利用FPGA实现QPSK数字调制。编程采用Verilog HDL语言。(By using the FPGA realization of QPSK digital modulation. Use Verilog HDL language programming.
)
- 2016-03-21 19:53:06下载
- 积分：1
-
I2C APB ds v1.0
关于i2c master/slaver control 方面的技术资料 介绍其特色与使用方法(On the i2c master/slaver control of technical information on their characteristics and use)
- 2007-07-29 00:40:04下载
- 积分：1
-
clock
EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
)
- 2011-10-03 20:50:23下载
- 积分：1
-
updown
VHDL Programmes -2 for dumping on FPGA
- 2014-02-12 00:22:46下载
- 积分：1
-
Tym605V2Demo
FPGA（赛灵思）试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA（赛灵思）试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
- 2012-02-11 21:09:19下载
- 积分：1
-
三星K9F2G08flash读写擦出
此程序完成了FLASH的擦除，读写的功能，并通过USB芯片FT245传送到PC...............................................................................................................................................................................................
- 2023-04-22 11:30:03下载
- 积分：1
-
计数器的 vhdl 代码
我们使用此代码开发 plc 在 fpga 硬件计数器的程序
- 2023-02-08 13:05:03下载
- 积分：1
-
Verilog LDPC码
说明： LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)
- 2020-03-03 18:14:12下载
- 积分：1
-
计算机组成原理课程设计(vhdl语言实现)
1. 一位全加器设计
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY add IS
PORT(a,b,cin:IN STD_LOGIC;
Co,S:OUT STD_LOGIC);
END ENTITY add;
ARCHITECTURE fc1 OF add is
BEGIN
S
- 2023-06-03 00:55:02下载
- 积分：1
