登录
首页 » Verilog » axi_spi_master

axi_spi_master

于 2022-03-23 发布 文件大小:19.51 kB
0 163
下载积分: 2 下载次数: 2

代码说明:

arm的axi接口转spi接口master源代码,已经使用过,带注释,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • con1
    4 bit convoltion with vhdl.
    2011-10-18 18:18:09下载
    积分:1
  • 1_Carm
    经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
    2019-03-19 13:38:29下载
    积分:1
  • modelsim输出文件代码演示 verilog
    资源描述 modelsim输出文件代码演示 verilog  内含头文件和testbench.Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式。  
    2022-03-04 02:46:20下载
    积分:1
  • ov7670数据读取
    一个利用nios配置好ov7670和lcd以后,然后在用verilog读取ov7670里的数据直接送到tft上显示,
    2022-02-03 19:49:15下载
    积分:1
  • hdb3_codedecode
    说明:  用VERILOG实现的,hdb3编码器和解码器,经过前仿真和后仿真成功(Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation)
    2021-04-22 15:58:49下载
    积分:1
  • hgb_pci_host
    说明:  内有一PCI 主 和PCI从,PCI TARGET 都是公开代码的,是工程文件,有仿真工程,使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持: 1、 对目标PCI_T进行配置; 2、 对目标进行单周期读写; 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的!!!软件里面调试仿真了半天,终于调通了,到了下载就突然弹出窗口说包含了有限制的IP CORE,是限制使用的(There is a PCI from PCI proprietors, PCI TARGET is open source, is the project document, there is simulation project, for use. Feel good about the recommendation. The PCI_HOST currently supports: 1, on the target configuration PCI_T 2, on the target for single-cycle read and write 3, can work in the 33Mhz and 66MHZ 4, to support the goals behind to insert a maximum of 10 clock hours of waiting. ALTERA the PCI even charges! ! ! Inside simulation software debugging for a long time, and finally had transferred to the download on the sudden pop-up window that contains a limited IP CORE, is to restrict the use of)
    2008-09-16 18:57:25下载
    积分:1
  • decodeLogDomainSimple
    When the initial input falls between the Switch off point and Switch on point values, the initial output is the value when the relay is off.
    2017-01-29 18:04:53下载
    积分:1
  • gtx
    ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • Endat2_1_freq
    用verilog实现endat2_1驱动,并用signalTap捕捉信号。(Using verilog achieve endat2_1 drive and use signalTap capture signal.)
    2021-04-26 15:08:45下载
    积分:1
  • Radix-2 FFT processor using Radix-2 Cordic Algorithm
    这是使用Radix-2cordic算法的Radix-2fft处理器的工作Verilog代码
    2022-03-12 17:49:01下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载