网站首页

卷积编码器217conv(171,133)

于 2022-03-24 发布文件大小:20.83 kB

 0  104

下载积分: 2 下载次数: 1

我要下载

代码说明：

卷积编码器217,已验证， conv(171,133) x1=1+d+d^2+d^3+d^6 x2=~(1+d^2+d^3+d^5+d^6)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LS165
LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)

2020-11-22 22:59:34下载

积分：1
read-string-from-FLASH
read data of type character from flash memory

2013-09-08 03:49:15下载

积分：1
MID_FILTER
中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。(Median filtering algorithm verilog realization available FPGA-based embedded image processing system.)

2015-03-16 19:36:18下载

积分：1
uartverilog
说明：实现FPGA多字节的稳定串口通信，改编自特权同学的FPGA代码(Realize the stable serial communication of multi-byte FPGA and adapt the FPGA code from Quan via Quartus by Verilog)

2020-11-16 08:39:40下载

积分：1
huffman
huffman transform in vhdl language

2013-08-26 13:17:15下载

积分：1
VGA-VHDL-Design
本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)

2010-06-19 11:35:12下载

积分：1
FPGA 全数字化实现信号发生器
FPGA 全数字化实现信号发生器，产生正弦、三角、方波；幅值频率可调

2022-04-06 14:39:16下载

积分：1
altera
altera官方的各种有用的参考资料，都是自己收集的，遇到问题可以很方便的查看(altera official variety of useful references, are their own collection, problems can easily view)

2014-06-02 10:39:18下载

积分：1
udp
说明：网口UDP的FPGA仿真代码，经过测试能够实现预想功能(etherneit udp verilog fpga code)

2020-05-26 21:55:04下载

积分：1
Verilog模块的缓存设计
这是；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。这是缓存的主要模块。

2022-06-27 15:58:24下载

积分：1

696518资源总数
105559会员总数
1今日下载

卷积编码器217conv(171,133)

0 个回复

热门标签

热门下载