-
数字频率合成原理
就是生成原始波形数据，设计Verilog代码，把数据加载到初始ram中，再调用数据进行仿真，仿真实现波形还原，和进行合成之类。
- 2022-09-27 09:25:08下载
- 积分：1
-
DPLL
基于VHDL语言的DPLL电路的设计，给出了设计方案和部分源代码
(DPLL)
- 2010-05-11 19:34:11下载
- 积分：1
-
A3P600-PQG208
Actel FPGA A3P600最小系统原理图，包含JTAG 、电源和封装 (Actel FPGA A3P600 minimum system schematics, including JTAG, power and packaging)
- 2012-12-03 11:29:19下载
- 积分：1
-
polyphaseFIR_1v0
polyphase fir dilter
- 2016-02-19 21:32:07下载
- 积分：1
-
2018全国大学生FPGA大赛封闭测试上机题
说明： 2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)
- 2020-11-23 22:39:33下载
- 积分：1
-
Case-statement-described-4-1-Mux
用case 语句描述的4 选1 Mux 源码程序，好用(-4 with a case statement described 1 Mux source program, easy to use)
- 2012-10-21 09:47:32下载
- 积分：1
-
32位-33M 从模式(target)PCI接口参考设计_lattice
说明： 32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考(32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only)
- 2005-10-24 19:35:04下载
- 积分：1
-
test-ram
design ram v8051 for project
- 2013-07-08 23:24:20下载
- 积分：1
-
freq_100M
用于检测100MHZ频率，带51单片机软核，控制外部液晶显示器以及按键等(Used to detect 100MHZ frequency, with 51 SCM soft core, control of external LCD monitors and buttons, etc.)
- 2017-07-28 09:57:56下载
- 积分：1
-
AskPsk
说明： ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)
- 2005-11-26 09:14:32下载
- 积分：1
