登录
首页 » Verilog » FPGA中乘法器的使用

FPGA中乘法器的使用

于 2022-02-28 发布 文件大小:2.33 MB
0 130
下载积分: 2 下载次数: 1

代码说明:

乘法器在FPGA中,使用的非常多,里面非常详细的介绍了乘法器的使用,源代码,仿真,MATLAB程序,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 05_fifo_test
    说明:  FIFO: First in, First out 代表先进的数据先出,后进的数据后出。Xilinx 在 VIVADO 里为我们已经提供了 FIFO 的 IP 核, 我们只需通过 IP 核例化一个 FIFO,根据 FIFO 的读写时序来写入和读取FIFO 中存储的数据。(FIFO: first in, first out represents the first out of advanced data, and the last in data is the last out. Xilinx has provided us with the IP core of FIFO in vivado. We only need to instantiate a FIFO through the IP core, and write and read the data stored in FIFO according to the FIFO read-write timing.)
    2021-04-08 22:19:20下载
    积分:1
  • VERILOGFIFO
    FIFO的verilog描述(Verilog description of the FIFO)
    2009-04-12 18:06:50下载
    积分:1
  • FPGA
    Verilog学习例程EP2C5,内有跑马灯等18个程序(Verilog learning routines EP2C5, marquees and other 18 programs)
    2020-12-06 22:29:21下载
    积分:1
  • 吠陀乘数32位
    高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器,非常少的延迟。
    2023-04-01 05:10:04下载
    积分:1
  • 9850sin_function
    ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
    2013-08-27 15:13:29下载
    积分:1
  • Sobel 边缘检测
    Sobel 边缘检测 DE2i 150 气旋 IV fpga 与友晶相机而产生-D5M 与不同的阈值。捕获的图像是的 < 跨风格 ="字体-搜索 ; 字体系列:""> 这 pojects 介绍了灰度、 二进制文件、 焊缝和数学形态学。 还描述了本文,即扩张,侵蚀,合闸和分闸的方法。 800 x 600 的分辨率。本文提供的所有操作结果执行本文数目与旋流器的输入 images(800x600) IV DE2i 150 和友晶而产生 D5M 使用 Verilog 编码 inQuartus II 12.1。 FPGA 使得实时焊缝和数学形态学由于其快速的计算成为可能。
    2022-01-28 16:32:21下载
    积分:1
  • VerilogHdlPracticeAndSystemDesign
    本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。(The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Chapter VII of the future design examples, not only examples of Verilog-HDL, but also attached, including VB, VC++ source code, etc., and even DLL generation methods explained in detail.)
    2009-11-10 19:40:12下载
    积分:1
  • ECHO_DE2
    Very good info. for RS-232 echo VHDL code .
    2008-05-31 00:41:53下载
    积分:1
  • DDR3 SDRAM模块
    这是DDR3 SDRAM的控制器内核。 默认配置支持一个64位UDIMM或SO-DIMM 支持1GB,2GB,4GB和8GB的DIMM大小 以最低DDR3传输速率600 MT / s工作 针对Xilinx Spartan 6 FPGA系列进行了优化 在不到1300行的Verilog中实现 支持BC4(Burst chop 4)读写命令和刷新命令 XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作
    2023-02-11 04:00:04下载
    积分:1
  • sim
    调试bcm5396,写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)
    2020-09-25 11:17:47下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载