登录
首页 » Verilog » dpwm

dpwm

于 2022-03-25 发布 文件大小:437.23 kB
0 131
下载积分: 2 下载次数: 2

代码说明:

数字pwm,用于数字电源控制, 双环控制电压补偿器传输函数同单环控制传输 函数结构相同,只是对应系数不同,因此补偿器结构相同,电流 ADC 采用流水线 ADC,采样数据经过 4 个时钟周期后得到 量化的数字量。电流 ADC 采用流水线 ADC,采样数据经过 4 个时钟周期后得到 量化的数字量。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于verilog的AMI协议编码,modelsim仿真
    基于verilog的AMI协议编码, 已用modelsim验证。
    2022-08-15 20:57:37下载
    积分:1
  • DES加密算法的VHDL实现,采用流水线技术实现
    DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)
    2020-07-01 03:00:02下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • ram_test
    说明:  对片内RAM进行读写操作,通过数据的写入和读出,对RAM的操作进行熟悉。(Read and write ram on chip, and get familiar with RAM operation through data writing and reading.)
    2020-08-17 11:38:22下载
    积分:1
  • ahb_sramc_vtb
    ahb总线Verilog代码及Verilog仿真文件(ahb bus Verilog code and Verilog simulation code)
    2020-08-25 20:48:15下载
    积分:1
  • FPGA硬件实现数字时钟
    数字时钟:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。 另外让我想到实验三的任务四就类似与做一个数字时钟,0分00秒到9分59秒,当时只是只实现了计数,暂停,清零的功能还有校分和报时的功能没有实现,于是就想自己做一个真正的时钟时分秒都能显示并且能清零、校分、整点报时。 做一个数字时钟,从00时00分00秒到23时59分59秒的数字时钟,其中一个开关管脚可以清零使数码管直接显示00时00分00秒,一个LED管脚整点报时,只要29分或者59分就亮一分钟,两个校分开关管脚一个用来拨快分显示器、一个用来拨慢分显示器,两个校时开关管脚一个用来拨快时显示器、一个用来拨慢时显示器。
    2022-01-21 03:33:16下载
    积分:1
  • Harris-algorithm-based-on-FPGA
    在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时,对一些较为复杂或者重复性工作模块多的情况下,算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益,还可以对程序有较详细的估计,在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module,it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
    2013-02-28 15:41:39下载
    积分:1
  • fwPVerlilog
    68013与FPGA的通信,包含了固件程序与verilog程序(68013 and FPGA communication, including firmware and verilog program)
    2013-06-19 16:04:40下载
    积分:1
  • DDR2 SDRAM CONTROLER
    DDR2 SDRAM在opencore上download的!!!!!!!!!!!!!!!
    2022-03-01 23:29:33下载
    积分:1
  • stm32adc12路采集DMA
    说明:  adc采集多路采集多通道基于dma的adc采集(ADC acquisition, multi-channel acquisition and multi-channel acquisition)
    2020-06-19 06:20:01下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载