网站首页

VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。...

于 2022-03-26 发布文件大小:180.37 kB

 0  143

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。-VHDL development environment, taxi billing system to achieve the initial 10 yuan for each additional mile, automatic up 2.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

电子时钟
基于DE2-115的数字时钟 1.液晶显示，数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)

2021-03-06 23:39:29下载

积分：1
Time_setting
时间设置可以作为设计中的一个小模块进行使用方便快捷(time setting)

2012-03-30 10:12:28下载

积分：1
Altera DE2板专用CCD驱动器
altera DE2 实验板专用 CCD驱动-altera DE2 board dedicated CCD driver

2022-02-10 05:21:46下载

积分：1
是用VHDL语言写的对A/D转换模块的控制程序，希望对大家有帮助。...
是用VHDL语言写的对A/D转换模块的控制程序，希望对大家有帮助。-VHDL language is used on the A/D conversion module control procedures, in the hope that everyone has to help.

2023-05-25 06:40:03下载

积分：1
Elevator designed to control the lift design 6 original VHDL language
电梯的设计・用来控制6层的电梯设计原来・VHDL语言-Elevator designed to control the lift design 6 original VHDL language

2022-02-06 15:18:21下载

积分：1
Verilog的书verilog_2001_ref_guide
verilog book verilog_2001_ref_guide

2022-03-25 10:42:41下载

积分：1
FPGA realization of DDS with the schematic diagram, structural clarity, the use...
用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信-FPGA realization of DDS with the schematic diagram, structural clarity, the use of bus-way communication with the outside Singlechip

2022-04-16 10:26:17下载

积分：1
FPGA_SSI
说明：文档中的verilog代码实现了FPGA与SSI总线的数据协议链接(Verilog code in the document of the FPGA data bus protocol and SSI links)

2021-04-19 17:08:51下载

积分：1
emifa_ram
FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)

2020-12-01 15:49:26下载

积分：1
filter
说明： A low pass filter module based on FPGA, easy to transplant

2020-05-04 10:21:42下载

积分：1

696516资源总数
106415会员总数
3今日下载

VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。...

0 个回复

热门标签

热门下载