登录
首页 » VHDL » VHDL开发环境,出租车计费系统,实现起步10元,每增加一公里,自动上涨2元。...

VHDL开发环境,出租车计费系统,实现起步10元,每增加一公里,自动上涨2元。...

于 2022-03-26 发布 文件大小:180.37 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

VHDL开发环境,出租车计费系统,实现起步10元,每增加一公里,自动上涨2元。-VHDL development environment, taxi billing system to achieve the initial 10 yuan for each additional mile, automatic up 2.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • jj
    说明:  电子工程师学习的最好的学习资料,能够了解电子设计必学软件资料。建议珍藏,电子设计初学者必备(Electronic engineers to learn the best learning materials, to understand the electronic design will learn software data. Recommended collection, electronic design for beginners)
    2014-06-10 20:04:54下载
    积分:1
  • ambe_rx_tx
    AMBE2000的压缩数据输出输入的Verilog代码,实现了自回环(loopback)效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
    2014-03-19 08:55:46下载
    积分:1
  • fpga vhdl
    fpga测温的框图和源码 希望能帮到大家 没有测试 紧供参考-fpga vhdl
    2022-07-20 06:55:34下载
    积分:1
  • Microcomputer-Principle
    该书介绍了英特尔的80x86CPU和一些串行通信芯片,以及汇编语言。(The book introduces the Intel 80x86CPU and some serial communications chip, and assembly language.)
    2013-07-27 14:55:25下载
    积分:1
  • :现场可编程门阵列(FPGA)在双FPGA芯片的特点
    :针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给 出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设计一个多通道图像信号处理系统。-: For field programmable gate array (FPGA) chip features of FPGA in the bi-directional port I/O design, the simulation is initialized at the same time two-way port I/O method. Using this design method of two-way ports, optional Spartan2E the Xilinx chip to design a multi-channel image signal processing system.
    2022-01-21 19:15:19下载
    积分:1
  • 20181060261-李康_3
    说明:  秒表的实现,有暂停清零功能,Quartus II(Stopwatch realization, has the pause clear function)
    2020-12-26 15:56:03下载
    积分:1
  • Modelsim 5.6 se 简易使用教程
    Modelsim 5.6 se 简易使用教程 -Modelsim 5.6 se easy to use tutorial
    2023-03-01 14:15:03下载
    积分:1
  • Sys-gen
    System Generator
    2020-10-25 16:40:00下载
    积分:1
  • Convolution
    卷积程序的Verilog程序,实现卷积功能(Convolution program Verilog program to achieve convolution function)
    2017-10-14 19:46:22下载
    积分:1
  • veilog code user can derict use it for the base mode.
    veilog 代码 用户可以直接调用,作为底层模块。同时已经编译成功,可以作为基本单元库。-veilog code user can derict use it for the base mode.
    2023-08-09 02:40:03下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载