网站首页

verilog时钟分频器~ 50hmz波特率9600bps，使用~

于 2022-06-03 发布文件大小:8.98 kB

 0  46

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog分频器～时钟为50hmz，波特率采用9600bps～-Verilog clock divider ~ 50hmz, using baud rate 9600bps ~

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

library
Library OLED SSD1305

2012-11-01 21:21:26下载

积分：1
gam7
FPGA Implementation ofLow Power 64-Point Radix-4 FFT Processor for OFDM System

2011-01-22 11:45:44下载

积分：1
七分频数字电路—VHDL
本程序描述了七分频数字电路，程序经过仿真，可以使用。该程序的设计方法为常用的奇数分频设计方法，简单易懂，具体方法描述网上很多，此外设计其他类似的奇数分频电路时，可以直接改动程序中相应的参数即可。文件中工程已经建好，可以用quartus II直接打开

2022-05-22 00:15:00下载

积分：1
用VHDL语言编写的一个16分频器，也在修订过程中任意2…
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider

2023-05-20 12:30:04下载

积分：1
本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。...
本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。-This procedure for 24-hour timer, stable error-free. Easy-to-use, is the Verilog HDL language beginners guide.

2022-07-20 09:46:32下载

积分：1
步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计已编译通过
步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been compiled through

2022-04-25 13:54:32下载

积分：1
uvm-1.2.tar
UVM 1.2 golden code, (code for UVM, )

2015-02-25 16:37:19下载

积分：1
一个cpu的vhdl语言程序。非常好的一个cpu的vhdl语言程序。非常好的...
一个cpu的vhdl语言程序。非常好的一个cpu的vhdl语言程序。非常好的-A cpu of the VHDL language program. A very good cpu the VHDL language program. Very good

2022-03-24 08:58:44下载

积分：1
adding
加法器，输入两个整数，用电路图形式将其逻辑原理呈现出来，该加法器为8位运算，每一位都对应一张电路图，可展示其完整过程(Adder, input two integer, with circuit diagram form its logical principle appear, this adder is 8 bit arithmetic, each corresponding to a circuit diagram, can show the complete process)

2012-11-19 13:54:32下载

积分：1
UART_real_time_clock
This is an UART real time clock

2009-06-07 01:21:41下载

积分：1

696524资源总数
103920会员总数
65今日下载

verilog时钟分频器~ 50hmz波特率9600bps，使用~

0 个回复

热门标签

热门下载