-
一组练习，关于VHDL的一些基础的知识和练习可以参考一些具体的问题...
一组练习，关于VHDL的一些基础的知识和练习可以参考一些具体的问题-A group of exercises, on a number of VHDL-based knowledge and practice can refer to some specific questions
- 2022-03-21 23:32:32下载
- 积分：1
-
LMS_filter
这是自适应滤波器，使用verilog代码来编写的，已通过了仿真，效果很好。希望能给大家好好分享！(This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!)
- 2020-12-08 21:19:19下载
- 积分：1
-
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。...
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
- 2022-07-13 06:40:13下载
- 积分：1
-
四位除法器的VHDL源程序
四位除法器的VHDL源程序-four division of VHDL source
- 2022-01-27 20:04:11下载
- 积分：1
-
hdmi_demo
hdmi 视频编解码输入输出模块，verilog实现(hdmi encoder and decoder in verilog.)
- 2020-07-28 17:08:41下载
- 积分：1
-
navigation
Ship navigation project
- 2014-12-04 18:58:16下载
- 积分：1
-
DDS的频率转换可以以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字改变之后，要经过一个时钟周期之后才能按照新的相位增量增加，所以也可以说...
DDS的频率转换可以以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字改变之后，要经过一个时钟周期之后才能按照新的相位增量增加，所以也可以说它的频率转换时间就是频率控制字的传输时间，-DDS frequency conversion can be considered similar to real-time, this is because it is the phase sequence in time is discrete, in the frequency control word change after one clock cycle to go through before a new phase in accordance with the incremental increase, so it can be said of the frequency switching time is the frequency control word transmission time,
- 2022-02-13 18:40:44下载
- 积分：1
-
组合下载器SCH-3-RENEW
说明： 有自己制作的下载器原理图，包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装，一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
- 2019-02-28 17:27:16下载
- 积分：1
-
由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统
由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统-By avalen bus adapter i2c bus VHDL program can be applied to Nios Embedded Systems
- 2022-02-28 11:19:17下载
- 积分：1
-
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容...
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容-Using VHDL language to realize four parallel adder function is a must for learning the content of undergraduate
- 2022-05-12 13:50:07下载
- 积分：1
