-
静态哈夫曼编码
对一个256长度的，数据为0-9的数据序列，进行哈夫曼编码。
- 2023-01-01 14:50:03下载
- 积分：1
-
串口 自收自发程序
串口自收自发测试函数，开发环境quartus12.1，
波特率只设置了9600bps，可供测试开发板串口功能。
- 2023-05-06 08:00:03下载
- 积分：1
-
基于FPGA控制的DDS波形发生器
基于FPGA控制的DDS波形发生器，可在Cyclone IV系列板子上使用，已经过仿真验证(Based FPGA control DDS waveform generator in Cyclone IV series board on use, has been simulation)
- 2017-03-17 11:08:39下载
- 积分：1
-
iic从机代码
i2C slave功能模块的一种实现方式，简单易根据自己实际需求做修改，已经过FPGA验证可以很好的工作
- 2022-04-30 08:50:00下载
- 积分：1
-
FPGA
Verilog学习例程EP2C5，内有跑马灯等18个程序(Verilog learning routines EP2C5, marquees and other 18 programs)
- 2020-12-06 22:29:21下载
- 积分：1
-
FPGAmotor
FPGA在直流电机调速中的应用,利用fpga进行PID闭环控制(tell us speed control for DC motor by FPGA,use fpga for PID circle control)
- 2010-11-03 20:40:42下载
- 积分：1
-
AXI4_Sim
说明： 实现AXI,AXI-Lite乒乓地址的传输，AXI,AXI-Lite已经封装成内核，可直接修改后使用(Realize the transmission of table tennis address of Axi and Axi Lite. Axi and Axi Lite have been encapsulated into a kernel, which can be directly modified and used)
- 2020-05-31 15:20:16下载
- 积分：1
-
vga_core
Code VHDL for control VGA
FPGA: Xilinx, Altera
- 2012-09-09 10:54:28下载
- 积分：1
-
OFDM_Verilog实现
使用Verilog语法编写OFDM系统，可借鉴学习，包括发射和接收两部分，发射部分有时钟，映射，交织，加CP、长短训练符号等模块，接收部分有频偏估计，解交织，解映射，维特比译码等模块
- 2023-06-03 16:50:04下载
- 积分：1
-
liuy
一个精确时钟的v-log程序，只用一个全局时钟，增加了精确度(An accurate clock in the v-log program, only one global clock, increased accuracy)
- 2010-08-25 12:26:25下载
- 积分：1
