登录
首页 » Verilog » SPI 主核心

SPI 主核心

于 2023-02-24 发布 文件大小:4.07 kB
0 157
下载积分: 2 下载次数: 2

代码说明:

串行外设接口(SPI)是一个序列,同步通信协议,标准的微处理器,微控制器和外围设备。它提供了不同的设备,如微控制器,微处理器,ADC,DAC的接口,Flash存储器等。SPI主 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个I2C从机代码
    I2C从机代码,按照I2C基本协议用verilog语言编写,包含了测试模块,建议用xilinx设计套件,加载代码和测试。
    2022-03-05 23:23:57下载
    积分:1
  • spi_interface
    spi通用串行总线,4线控制,可读写操作(SPI universal serial bus, 4-wire control, readable and writable operation)
    2019-04-29 12:37:55下载
    积分:1
  • CPU
    十一和通过vivado实现多周期cpu,各种作业再里面包含了(Realizing multi period CPU)
    2020-12-29 10:19:00下载
    积分:1
  • 基于xc5vlx110t的硬件测试程序
    这是一个基于xc5vlx110t的硬件测试程序,包括waterled,独立拨码开关等,可以用于初学者熟悉FPGA下载流程和检测硬件是否状况良好,从而把更多地精力投入到逻辑设计上来,避免不必要的浪费
    2022-11-11 06:00:04下载
    积分:1
  • 模拟Sim的简单代码
    module example_3_1(A, B, C, D, E);        output D, E;    input  A, B, C;    wire   w1;    and G1(w1, A, B);    not G2(E, C);    or  G3(D, w1, E); endmodule
    2022-10-09 10:35:03下载
    积分:1
  • ddr3control
    8位突发长度,一次64bit数据读写,MIG核(DDR3 controll implimention)
    2021-05-07 13:58:36下载
    积分:1
  • FRUDH
    用VHDL实现频率计,可测量输入脉冲的频率,并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)
    2008-07-07 20:13:30下载
    积分:1
  • 信号发生器
    一个vivado和matalab混合编程的信号发生器,注意要把vivado里面的核文件路径改一下(A signal generator with mixed programming of vivado and matalab, pay attention to changing the path of the core file in vivado)
    2019-06-18 10:34:09下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • iic_sci
    FPGA编程,经过团体奋战完成,全是底层的IIc和sci通信,完整版。(FPGA programming, after groups fight to the finish, all underlying SCI and IIc communication, full version)
    2014-12-23 09:32:54下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载