登录
首页 » Verilog » Nexys 4 实现数码管显示时钟

Nexys 4 实现数码管显示时钟

于 2022-04-06 发布 文件大小:524.73 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

在Nexys4开发板上实现一个时钟的显示,利用了视觉暂留的功能实现数码管的输出,但因为时间问题,小时的位数只设计了一位,需要两位的话加一位即可。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cpu32 _加法器
    介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
    2023-01-05 04:05:05下载
    积分:1
  • 读写SDRAMd verilog代码
    很有用的SDRAM读写代码,上板验证有效
    2022-03-18 06:20:31下载
    积分:1
  • FPGA 的UDP实现
    FPGA 的UDP实现,能够实现ARP、IP、UDP协议。已经通过验证。
    2022-12-13 19:55:03下载
    积分:1
  • 8 位处理器验证码
    这一项目可以用于核查 8 位处理器的性能。您可以开发你自己的 8 位处理器和验证通过代码。此代码是有用的 verilog 平台。
    2022-03-10 08:58:25下载
    积分:1
  • design of 8 point fft
    本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟;
    2022-09-16 13:55:03下载
    积分:1
  • 02_基于ZYNQ的SOC入门基础
    说明:  VIVADO pl端文档 基于zynq 7020(vivado soc pl example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • my_or
    verilog 或门程序 初学者必备。。。。。。。。。。。。(verilog )
    2009-05-26 16:07:42下载
    积分:1
  • TOPWAY-UC1698-AppNote-V0.2
    UC1698U驱动160*160LCD中文应用及例程(UC1698U driver 160* 160LCD Chinese applications and routines)
    2013-05-23 09:25:56下载
    积分:1
  • AMBA-Bus_Verilog_Model
    说明:  该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。(This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave,Defines.)
    2021-04-25 21:48:46下载
    积分:1
  • code
    说明:  8位RISC-CPU设计和测试文件,5位操作码支持32条指令,含堆栈实现子程序调用功能。(8-bit risc-cpu design and test file, 5-bit opcode supports 32 instructions, including stack to realize subroutine call function.)
    2020-07-15 20:15:51下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载