网站首页

Nexys 4 实现数码管显示时钟

于 2022-04-06 发布文件大小:524.73 kB

 0  146

下载积分: 2 下载次数: 1

我要下载

代码说明：

在Nexys4开发板上实现一个时钟的显示，利用了视觉暂留的功能实现数码管的输出，但因为时间问题，小时的位数只设计了一位，需要两位的话加一位即可。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于FPGA的SPI flash 模型，包括对Flash的擦除、读、写等。
基于FPGA的SPI flash 模型，包括对Flash的擦除、读、写等。

2022-02-02 09:48:45下载

积分：1
Verilog DDS发生器的实现
一个从0-1MHZ的正弦DDS发生器，如果你对Verilog语言以及FPGA有兴趣的话，这个可以作为一个入门的教程。有兴趣的朋友们可以来下载，如果有什么不懂的地方可以随时请教楼主，如果代码中有什么问题的话，也可以向楼主提出改正。

2022-05-27 11:34:39下载

积分：1
source_file
说明：有限状态机 rtl code 和 TB验证环境(Finite state machine RTL code and TB verification environment)

2020-08-13 15:05:19下载

积分：1
EDA-Cont-LED-201006
FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制，FPGA译码(FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder)

2013-05-11 23:09:25下载

积分：1
6T SRAM的源代码
应用背景6T SRAM是基于晶体管模块设计。关键技术这个6T SRAM技术是旧版本，新版本已经更新。

2022-01-25 17:09:33下载

积分：1
add
浮点加法器的用Verilog实现，32位的浮点加法器(Floating point adder Verilog)

2021-02-28 12:49:35下载

积分：1
FPGA
基于FPGA的视觉电生理图像刺激系统的设计(Based on the design of FPGA visual electrophysiology image stimulation system)

2013-03-08 17:09:29下载

积分：1
jpeg_fpga
基于FPGA的JPEG解码，对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)

2014-02-24 09:19:22下载

积分：1
GFP
这是一个EOS项目中的GFP成帧结构，能够容错，可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)

2009-03-26 10:58:49下载

积分：1
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

2013-09-30 09:51:04下载

积分：1

696516资源总数
106442会员总数
11今日下载

Nexys 4 实现数码管显示时钟

0 个回复

热门标签

热门下载