-
e2
Any change to the value of Mresults in immediate and phase-continuous changes in the output frequency
- 2014-02-23 02:42:47下载
- 积分：1
-
控制ADV212 压缩的源代码 使用xilinx edk开发环境
控制ADV212 压缩的源代码 使用xilinx edk开发环境(adv 212 controller, using xilinx edk)
- 2020-06-27 03:40:01下载
- 积分：1
-
vhdl编写的硬件乘法器
vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
- 2022-01-26 07:31:00下载
- 积分：1
-
VHDL参数化浮点乘法器
资源描述利用VHDL语言编写的浮点乘法器，可自定义浮点数位数，即乘数的参数化。具体为二进制有符号的浮点乘法器，二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式，设置成自定义形式。
- 2022-01-31 20:33:10下载
- 积分：1
-
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。...
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.
- 2022-02-25 19:13:43下载
- 积分：1
-
基数 4 蝴蝶算法的实现
给定的序列
x(n) 被摧毁成 4 序列的长度 N/4 每个。而不是划分
用密度泛函理论计算成两半在 RAD2，种四分。N 点
输入的序列被分成四个的子序列，x(4n)，x(4n+1)，，x(4n+2)，和
x （4n + 3），其中 n = 0，1，...N/4-1.Radix-4 使用日志4N
阶段，每个阶段有 N/4 蝴蝶。N/4 蝴蝶涉及每年
阶段和阶段数目是日志4N N 点序列。因此，
复杂的乘法次数是 3N/4 日志4N 和数目
复杂的加法是 12N/4 日志4n。在基数 2 FFT 的比较
复杂的乘法次数是减少 25%
- 2023-08-02 05:25:03下载
- 积分：1
-
SimpleVOut-master
SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals
in various formats. The cores connect using AXI-streams. Most configurations
(resolution, framerate, colordepth, etc.) are set at compile-time using
Verilog parameters. See svo_defines.vh for details on those parameters.
- 2020-06-24 21:20:01下载
- 积分：1
-
HDB3
FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
- 2020-11-30 10:29:28下载
- 积分：1
-
一种使用modelsim6简单的解码程序
A program for a simple decoder using ModelSim6
- 2022-02-06 04:44:14下载
- 积分：1
-
PIP
基于FPGA的画中画处理PDF技术文档，采用SD卡里图片读出来做为底图，然后再图上叠加另外一个图片或者视频(Based on the FPGA picture in picture processing PDF technical documentation
)
- 2014-07-10 17:56:04下载
- 积分：1
