-
UART
通过PC串口调试助手向MINI板发数据（HEX），在数码管显示接收到的数据，并回传给PC(The debugging assistant sends data (HEX) to MINI board through PC serial port, displays the received data in the digital tube and sends it back to PC)
- 2018-11-15 22:36:21下载
- 积分：1
-
数字系统实施和外围设备接口
这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接，陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。
- 2022-02-14 12:34:33下载
- 积分：1
-
PID
说明： 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分：1
-
USB2.0的IP核（详细verilog源码和文档）
USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
- 2020-12-24 18:49:04下载
- 积分：1
-
vhdl
说明： vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)
- 2020-06-24 13:00:02下载
- 积分：1
-
PCIe_Lab(ALTERA-V5PCIe)
这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。
(Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.)
- 2020-12-02 18:39:25下载
- 积分：1
-
阿喜大师验证环境系统verilof
应用背景嗨，这是一个特殊的代码，在超大规模集成电路行业常用的协议。这将帮助你发展你的验证知识和如何写UVM方法关键技术此代码是完全在UVM和SV技术开发。这包含主剂，从代理，记忆和记分板适当的编码没有任何包装的UVM。这将帮助你学习在UVM编写代码的艺术，SV格式。这包含100%个功能covergae
- 2022-08-03 17:47:32下载
- 积分：1
-
dadishu_v1
VHDL实现简单打地鼠游戏机，北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)
- 2020-11-03 13:29:52下载
- 积分：1
-
verilog
lbus总线：一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制？这里介绍一种简易稳定的处理方法。利用IOBUF完成双向总线。
- 2022-09-02 10:20:03下载
- 积分：1
-
viterbi213
说明： 编码方式为213的Viterbi卷积码编码器和译码器的FPGA的实现，包含整个QuartusＩＩ的工程文件，解码方式为寄存器交换法(Encoding for the 213 convolutional code encoder and Viterbi decoder FPGA realization of the project file that contains the entire QuartusII, decoding method for the register exchange)
- 2020-12-27 21:19:02下载
- 积分：1
