网站首页

登录

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1....

于 2022-04-10 发布文件大小:127.17 kB

 0  240

下载积分: 2 下载次数: 1

我要下载

代码说明：

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。 -err

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fullbridge_double_frequency
建立了单相的PWM整流器电路闭环控制的仿真模型。版本R2007(The simulation model of the closed-loop control of single-phase PWM rectifier circuit. Version R2007)

2021-02-02 09:10:00下载

积分：1
bhas
this is a vhdl program...

2013-08-17 23:30:56下载

积分：1
DWT-VHDL
小波变换的VHDL代码，内带正变换逆变换的测试文件。(Wavelet transform VHDL code, with a positive transformation within the inverse transform of the test file.)

2010-05-14 20:37:27下载

积分：1
lic_Xilinx_ISE_Vivado
这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)

2013-04-26 14:51:09下载

积分：1
运行在FPGA上的Verilog程序(实现对ADC的控制)
运行在FPGA上的Verilog程序(实现对ADC的控制)-Verilog procedures (the achievement of the control of the ADC)

2022-01-30 10:06:47下载

积分：1
xilinx 开发板程序，VGA控制显示
xilinx 开发板程序，VGA控制显示-Xilinx development board procedures, VGA display control

2022-03-29 02:35:53下载

积分：1
usbhostslave
说明： USB主机和设备的verilog代码，实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)

2005-09-13 11:34:09下载

积分：1
syn_rd_wr_fifo
该代码实现了FPGA对USB芯片68013的读写，语言是VERLOD，试验通过。(The code to achieve the FPGA read and write 68013 on the USB chip, the language is VERLOD, through the test. )

2015-05-02 14:34:16下载

积分：1
MTD_MTI
（1）MTI （2）用FFT实现MTD （3）用FIR滤波器实现MTD ((1) MTI (2) using FFT realization MTD (3) with the FIR filter implementation MTD)

2020-11-04 16:39:52下载

积分：1
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data

2021-02-04 13:49:57下载

积分：1

696516资源总数
106571会员总数
2今日下载