登录
首页 » VHDL » VHDL与Verilog的比较

VHDL与Verilog的比较

于 2022-04-14 发布 文件大小:38.90 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

VHDL与Verilog的比较-VHDL and Verilog comparison

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SG3525pinlvgenzong
    采用SG3525实现感应加热电源的频率跟踪。(SG3525 is used to realize frequency tracking of induction heating power supply.)
    2018-05-09 19:22:35下载
    积分:1
  • all clock
    数字钟通过verilog实现,并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:01下载
    积分:1
  • Using VHDL hardware language to achieve the top level of the IIC control procedu...
    用VHDL硬件语言实现的iic顶层控制程序-Using VHDL hardware language to achieve the top level of the IIC control procedures
    2022-12-20 20:00:08下载
    积分:1
  • HDLC控制器
    HDLC控制器源码,包括单独HDLC的Tx端和Rx端实现,以及顶层带FIFO和Wishbone总线控制器的实现,通过Wishbone可方便与CPU连接,通过软件控制整个HDLC控制器的工作。
    2023-06-14 17:55:03下载
    积分:1
  • intelmirco
    INTEL 微处理器 第八版 答案 从第二章开始,奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)
    2021-01-19 02:38:43下载
    积分:1
  • It is then register ( shifter) PISO ( Parallel
    It is then register ( shifter) PISO ( Parallel - in, serial - out)-It is then register ( shifter) PISO ( Parallel- in, serial- out)
    2022-03-14 08:29:42下载
    积分:1
  • 基于VHDL的rsc(7,5)递归卷积编码器
    rsc递归卷积编码器是turbo码的分量编码器,递归相对于普通的卷积码多了一个反馈,拥有更好地重量谱分布和更加的误码率特性,且码率越高,信噪比越低其优势越明显。利用D触发器组成的rsc生成器,逻辑思维简单,里面包含有测试波形以及测试的结果
    2022-06-28 16:38:10下载
    积分:1
  • matlab2DPSK
    蒙特卡洛仿真图 这个程序对2psk信号进行仿真 前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )
    2013-05-04 13:18:00下载
    积分:1
  • RS(255,247)编码解码器Verilog源代码
    说明:  RS(255,247)编码解码器Verilog源代码(Verilog source code of RS (255247) codec)
    2021-02-08 17:09:54下载
    积分:1
  • It s a 8051 VHDL source code issued by Original.
    它是一个8051 VHDL源代码发布的原创。
    2022-06-17 06:19:21下载
    积分:1
  • 696518资源总数
  • 106155会员总数
  • 8今日下载