登录
首页 » VHDL » Source code for asyn_fifo using verilog language.

Source code for asyn_fifo using verilog language.

于 2022-04-14 发布 文件大小:149.08 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

异步FIFO 设计源代码,内涵完整的verilog源代码和测试代码。-Source code for asyn_fifo using verilog language.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • system c 是在C环境下的硬件描述语言,比VHDL 等语言具有更强的抽象能力,内有system C的开发支持库和一些VC下的开发例程...
    system c 是在C环境下的硬件描述语言,比VHDL 等语言具有更强的抽象能力,内有system C的开发支持库和一些VC下的开发例程-system in the C environment hardware description language, than languages such as VHDL is more abstract, C within a system to support the development of the VC and some routines under development
    2022-08-15 21:55:37下载
    积分:1
  • 5_ADC_Lab
    基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)
    2015-11-18 10:56:16下载
    积分:1
  • 基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例...
    基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例-VHDL language based on the cycle of the program code encoder to a (15,6) cyclic code as an example
    2022-03-13 14:13:18下载
    积分:1
  • VHDL 基础语法篇
    VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于 VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原 语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下: 1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下 (top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设 计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数 据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句, 用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
    2020-06-20 14:20:01下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • Short-Protograph-Based-LDPC-Codes-
    LDPC码的短循环对LDPC码性能的影响 (Short Protograph-Based LDPC Codes)
    2013-04-21 19:06:42下载
    积分:1
  • HDLC控制器
    HDLC控制器源码,包括单独HDLC的Tx端和Rx端实现,以及顶层带FIFO和Wishbone总线控制器的实现,通过Wishbone可方便与CPU连接,通过软件控制整个HDLC控制器的工作。
    2023-06-14 17:55:03下载
    积分:1
  • VHDL 的想法
    此代码包含非常有趣实现想法加密使用 vhdl 语言使用 Xilinx 的工具 !希望你可以自定义和使用供您自己个人使用的这份工作 !住宿已连接并且放松的感觉,要问的问题
    2022-01-24 12:36:17下载
    积分:1
  • 万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!...
    万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!-Universal frequency, you can modify one of the parameters, but any implementation of the sub-band! Very convenient!
    2022-01-26 04:43:16下载
    积分:1
  • 火车售票系统显示牌 FPGA VHDL
    实现一个售票系统显示牌的设计,使用8位拨码开关输入车次,按键A按下一次表示该车次售出一张票,同时数码管显示该车次(K+3个数码管显示拨码开关对应的十进制数,如拨码开关值为”00010101”时,则车次为 “K021”)及该车次剩余的票数(每车次总票数值为100),若K021次车还剩余78张票,则数码管显示“K021-78”。要求至少存储3趟车次信息,例如车次K020,K021,K022 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-06-18 07:30:03下载
    积分:1
  • 696516资源总数
  • 106457会员总数
  • 15今日下载