-
FPGA verilog代码
说明： 数电实验FPGA verilog代码，包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
- 2020-04-29 11:16:05下载
- 积分：1
-
VHDL代码的程序去抖按钮
应用背景当你按下一个按钮有一个反弹的效果，因为金属零件连接另一个按钮是不理想的，导致一个读错误的微控制器。如果我们有一个按钮，打开或关闭一个LED，如果我们不实施反弹跳过滤器（软件或硬件）将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的，所以我们知道什么是对的和别人接触是不考虑
- 2022-01-27 13:53:13下载
- 积分：1
-
用VHDL编写简单的直流电机控制方法.供大家参考.
用VHDL编写简单的直流电机控制方法.供大家参考.-use VHDL to prepare a simple DC motor control methods. For your reference.
- 2022-07-09 16:31:01下载
- 积分：1
-
FFT_top_5
方案组成模块及系统框图
本方案设计主要由以下模块组成
1：顶层模块
2：数据输入排序模块
3：系统控制模块
4：RAM控制器模块
5：ROM控制器模块
6：蝶型单元模块(Program composition module and system diagram
The design of this scheme is mainly composed of the following modules
1: top module
2: data input sorting module
3: system control module
4:RAM controller module
5:ROM controller module
6: butterfly type unit module)
- 2017-08-23 16:23:54下载
- 积分：1
-
Micron_SDRAM_DDR2Simulation_model_Verilog
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
- 2020-10-29 17:49:57下载
- 积分：1
-
xapp265
High-Speed Data Serialization and
Deserialization(840 Mb/s LVDS)
for xilinx fpga
- 2010-03-16 16:25:41下载
- 积分：1
-
vhdl
vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
- 2012-09-23 16:57:41下载
- 积分：1
-
Xilinx FPGA using leftover multipliers and block RAM
Xilinx FPGA using leftover multipliers and block RAM
- 2022-03-21 00:55:39下载
- 积分：1
-
AND
this is "AND" gate implementation in VHDL
- 2012-12-23 00:59:12下载
- 积分：1
-
coasess.tar
register file in vhdl and alu
- 2009-12-24 15:03:08下载
- 积分：1
