-
Verilog_code_for_AWGN
说明: verilog实现awgn信道噪声的代码,支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
- 2021-01-14 16:48:47下载
- 积分:1
-
FPGA芯片亚稳态参数测试代码
资源描述在FPGA器件上测试芯片的亚稳态参数的测试方法代码
- 2022-07-04 20:54:44下载
- 积分:1
-
FPGA数字钟
基于xilinx公司的Basys2开发板开发的FPGA数字钟,实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写,开发软件为Xilinx ISE Design Suite 13.4。
- 2022-02-13 03:16:12下载
- 积分:1
-
facman
一款在Verilog实现的吃豆人游戏,采用VGA接口,在Nexys3开发板上运行无误。(A pac-man game implemented via Verilog, using VGA interface, perfectly run on Nexys 3)
- 2021-03-31 07:39:09下载
- 积分:1
-
数字信号处理的FPGA实现(第4版)源码
数字信号处理的FPGA实现(第4版)的配套源码,极具参考价值。(The source code of the realization of digital signal processing on FPGA (4th edition) is of great reference value.)
- 2021-01-16 23:08:50下载
- 积分:1
-
AD9226
FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)
- 2020-12-19 17:19:09下载
- 积分:1
-
counter-with-T_FF
This is counter with T_FF.
- 2016-03-26 16:36:05下载
- 积分:1
-
8 x 8 乘法器
8 x 8 华莱士树乘法器的设计。
乘数接受两个 8 位输入 (x 和 y) 和 16 位 multiplication(product) 的结果。
设计就是要为速度优化.:
我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以,首先我们设计半加法器和全加法器。
我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此,我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。
- 2022-03-14 21:46:28下载
- 积分:1
-
《UVM实战》书籍配套源代码puvm
《UVM实战》书籍配套源代码,学习UVM的必备参考(UVM reference book, very useful)
- 2021-01-09 20:08:51下载
- 积分:1
-
FPGA
实现温度显示,接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)
- 2012-03-28 23:12:48下载
- 积分:1