登录
首页 » Verilog » ARM _科拉

ARM _科拉

于 2023-07-26 发布 文件大小:1.29 MB
0 98
下载积分: 2 下载次数: 1

代码说明:

5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核,verilog写的,有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心,结构良好,简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目,国防科技大学牛人ShengYu Shen写的,原来放在opencores上,因为写得太好了,后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内核,可以在http://www.opencores.org/project,core_arm下载到,不过还不是非常完整,有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内核,也非常不错

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的电子琴的设计
    暑期实习,基于FPGA的电子琴,任意分频。                                                                                                                                                                
    2023-02-07 01:35:04下载
    积分:1
  • cordic
    不同角度cordic在接收端的解调
    2023-04-02 09:10:04下载
    积分:1
  • 8b10b
    8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)
    2021-01-27 09:48:41下载
    积分:1
  • 数字相册集成电路实现
    此代码是实现DPA。
    2022-01-24 13:19:05下载
    积分:1
  • 数据检测器
    说明:  设计一个串行数据检测器,当连续输入三个或更多1时输出1,否则输出0(Design a detector for serial data It outputs 1 when three or more 1 input continuously and outputs 0 otherwise)
    2020-01-02 15:24:34下载
    积分:1
  • 三态总线 GPIO
    (1) 与微处理器可编程三态总线接口 GPIO (通用目的输入和输出端口)(2) 总线接口:1.addr_reg: 地址总线2.rd_n_reg、 wr_n_reg、 cs_n_reg: 控制总线3.数据: 三态数据总线(3) 内部寄存器:
    2022-02-05 04:28:07下载
    积分:1
  • youmui_v20
    ICA (Principal Component Analysis) algorithm and procedures, GSM is GMSK modulation signal generation, On neural network control.
    2017-09-01 20:51:26下载
    积分:1
  • FPGA
    说明:  基于FPGA的数字式相位测量仪的设计与制作(FPGA-Based Digital Phase Meter Design and Production)
    2010-04-16 19:40:41下载
    积分:1
  • Aluno
    Example of programming fifo in c
    2013-01-17 00:23:28下载
    积分:1
  • verilog代码 cordic 核心
    Cordic 核心的100%行为实现。其核心是通过高度可配置的定义。验证平台是包括在内的。请参阅详细信息包括的手册
    2023-04-19 02:50:03下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载