登录
首页 » VHDL » MAX+plus II编译的模30加法计数器,简单的与非门组成!

MAX+plus II编译的模30加法计数器,简单的与非门组成!

于 2022-04-18 发布 文件大小:13.50 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

MAX+plus II编译的模30加法计数器,简单的与非门组成!-MAX+ Plus II compiler module adder 30 counters, a simple composition with the non-door!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • reed_solom
    REEDSOLOMON source code
    2010-04-30 17:44:52下载
    积分:1
  • encode
    RS(255,223)编码器,已实际运用到产品中(RS (255,223) encoder has actually applied to products)
    2021-05-13 00:30:02下载
    积分:1
  • PmodTMP Weatther Sttattiion 演示
    此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。 该项目分为两个组成部分,一个基站和远程站。每个站是 由 Cerebot 纳米微控制器板,接收从温度数据控制 PmodTMP 温度计。 从监控站的温度数据通过无线方式传输到基站使用 两个 PmodRF1s。一旦基站接收到的远程温度数据,它显示两个 PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30 秒钟,以节省电池电量。30 秒后远程站花和传输另一种 温度读数和进程重复。
    2022-01-22 11:59:54下载
    积分:1
  • 基于FPGA的hdb3编码实现
    HDB3码是在AMI码的基础上改进的一种双极性归零码,它除具有AMI码功率谱中无直流分量,可进行差错自检等优点外,还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点,而且HDB3码频谱能量主要集中在基波频率以下,占用频带较窄,是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要。目前,HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现,但集成程度不高,特别是位同步提取非常复杂,不易实现。随着可编程器件的发展,这一难题得到了很好地解决。本文利用现代EDA设计方法学和VHDL语言及模块化的设计方法,设计了适合于FPGA实现的HDB3编译码器的硬件实现方案。不但克服了分立硬件电路带来的抗干扰差和不易调整等缺陷,而且具有软件开发周期短,成本低,执行速度高,实时性强,升级方便等特点。
    2023-04-16 19:10:04下载
    积分:1
  • TrackMe
    人的移动的跟踪,VERILOG实现,能跟踪人的画面移动(Tracking the movement of people, VERILOG realize that can track the person)
    2021-04-29 15:48:43下载
    积分:1
  • I2CVHDLASDASDADASD
    内容太短。注意请: 代码没有很好的描述将被删除,你不会得到任何点。请描述一下更好地获得更多积分。
    2022-11-26 06:20:03下载
    积分:1
  • Vivado基础实验
    通过用vivado完成一个流水灯项目手把手教你如何使用vivado,内容十分详细。(Using vivado to complete a running light project, you can learn how to use vivado by hand. The content is very detailed.)
    2018-12-06 16:14:45下载
    积分:1
  • zichengxu
    一些非常有用的程序,均经过调试,让大家一块共享。(Some very useful procedure, have been testing, so that everyone shared one.)
    2009-07-10 13:48:14下载
    积分:1
  • 华为内部的FPGA设计培训教程,详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。...
    华为内部的FPGA设计培训教程,详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。-Huawei within the FPGA design training tutorial, a detailed flow chart of the design, Verilog HDL design, logic simulation, logic synthesis. Study of the U.S. must have help.
    2023-05-11 10:40:03下载
    积分:1
  • ddr3_mig8
    fpga实现ddr数据收发测试,完整的工程,下载解压后,即可正确运行,已多次验证无误(FPGA DDR data receive and receive test, complete engineering, download and unzip, can run correctly, has been verified many times)
    2018-01-18 21:05:12下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载