-
FPGA_Cordic_Atan_A
串行流水线格式:使用COrdic 算法计算反正切:向量模式下求角度 16bit :数据全部补码格式 (Serial line format: Use COrdic algorithm arctangent: seeking angle vector mode 16bit: full complement data format)
- 2014-10-13 20:55:52下载
- 积分:1
-
SoC sample Code using Altera Xcaliber, good usefull SoC.
SoC sample Code using Altera Xcaliber, good usefull SoC.
- 2022-02-04 17:46:18下载
- 积分:1
-
simple_cpu
初学cpu结构的很好的verilog代码的示例,适合初学者(novice cpu structure of the good verilog code examples for beginners)
- 2007-03-03 01:05:16下载
- 积分:1
-
Data Encryption Standard or DES
加密已经成为我们生活的一部分,我们
- 2022-04-28 04:42:22下载
- 积分:1
-
USB 1.1 IP
USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code
- 2022-05-24 18:47:17下载
- 积分:1
-
lab4
xilinx 的edk软件的应用软件开发入门 (xilinx edk)
- 2010-08-05 00:56:59下载
- 积分:1
-
chuankou
本实验为UART回环实例,实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx,以及时钟产生模块clk_div。uart_rx将收到的包解析出8位的数据,再传送给 uart_tx发出,形成回环。参考时钟频率为100MHz,波特率设定为9600bps。(This experiment is an example of UART loop. The experimental program is divided into top-level unrt_top, sending module uart_tx, receiving module uart_rx, and clock generation module clk_div. Uart_rx parses the received packet into 8 bits of data and sends it to uart_tx to send out, forming a loop. The reference clock frequency is 100 MHz and the baud rate is set to 9600 bps. stay)
- 2020-06-24 01:40:02下载
- 积分:1
-
Turbo码编码译码器的研究及其FPGA实现.
在Altera公司的Quartus
II软件平台下完成了基于Log-MAP算法的Turbo码编译码器的FPGA设计及实现。在Turbo码的FPGA设计与实现部分,主要针对了
Turbo码的编译码器中各个重要模块进行了设计和实现,例如编码器中RSC分量译码器、交织器,以及译码器中对数据量化和运算、E函数、SISO分量译码器(分支度量、前向递推、后向递推以及对数释然比的计算)的设计与实现。
- 2022-08-25 16:51:06下载
- 积分:1
-
AVR IP CORE
可以直接用于工程的开发和
已经通过编译和仿真
AVR IP CORE
可以直接用于工程的开发和
已经通过编译和仿真-AVR IP CORE can be directly used for project development and has passed the compiler and simulation
- 2022-02-15 18:01:54下载
- 积分:1
-
更多功能,有文件直接弄到MAX++里运行
更多功能,有文件直接弄到MAX++里运行-Verilog vhdl
- 2022-06-19 05:29:14下载
- 积分:1