登录
首页 » Verilog » FPGA内部实现数据大小排序方法

FPGA内部实现数据大小排序方法

于 2022-04-20 发布 文件大小:6.26 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • eluosi_game
    使用Quartus II 9.1完成俄罗斯方块游戏,只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单,使用的是VHDL和Verilog语言(Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use of VHDL and the Verilog language)
    2020-11-06 12:49:49下载
    积分:1
  • fpga的模拟信号发生器
    这是基于FPGAD的DDS(直接数字式频率合成器)信号发生器,使用的语言是硬件描述语言(Verilog),通过使用matlab生成的.mif文件,加载到ROM,IP核中,通过语言描述,可以产生频率和相位可调的模拟波形信号
    2022-09-19 16:30:04下载
    积分:1
  • 利用EGO1数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信 BLUE
    利用EGO1数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信。使用支持蓝牙 4.0 的手机与板卡上的蓝牙模块建立连接,并且通过手机 APP 发送命令,控制 FPGA 板卡上的硬件外设。(The Bluetooth module on the EGO1 digital-analog mixed pocket experimental platform is used to communicate with the board. The Bluetooth 4.0-enabled mobile phone is used to establish a connection with the Bluetooth module on the board, and commands are sent through the mobile phone APP to control the hardware peripherals on the FPGA board.)
    2020-06-24 02:00:02下载
    积分:1
  • Lcd
    说明:  VHDL资料 很不错的!!!!!!!!!!!(VHDL )
    2009-08-14 22:47:46下载
    积分:1
  • I2C_read
    说明:  I2C读程序,通过状态机描叙,仿真达到要求(I2C Reading, depicts through the state machine, called Simulation)
    2006-04-07 15:51:19下载
    积分:1
  • dualportram_vhdl
    采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化(VHDL hardware description language using the dual-caliber RAM block memory initialization)
    2010-06-17 10:22:47下载
    积分:1
  • Construction-and-Experimental-Evaluations-of-User
    Construction and Experimental Evaluations of User-Centered Power
    2011-11-29 08:35:34下载
    积分:1
  • 一个实用的verilog除法器
    这是一个可综合的除法器,内部包含除法模块,比较模块,除法模块。
    2022-05-16 15:39:39下载
    积分:1
  • a_sistolic_FFT_architecture_for_FPGA
    Description of a sistolic arhictecture for a FFT implementation in FPGA.
    2009-03-24 18:12:27下载
    积分:1
  • mutiplier
    说明:  用VHDL语言仿真乘法器设计, 经过modelsim仿真, synplify综合,并下载进FPGA验证(Multiplier design using VHDL, simulation, after modelsim simulation, synplify synthesis, and downloaded into a FPGA verification)
    2009-08-28 13:28:04下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载