-
a cycle ruduandency code
实现一个循环冗余码,是老师给的例子，别的同学已经验证-a cycle ruduandency code
- 2023-04-27 23:30:03下载
- 积分：1
-
VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助...
VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助-VHDL、Verilog HDL
- 2022-01-28 23:23:37下载
- 积分：1
-
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看...
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim
- 2022-09-01 11:30:03下载
- 积分：1
-
srfft_test
基于分裂基的蝶型FFT，用C实现，经过测试，没有错误，可以直接拿去使用。(Based on the division of FFT butterfly type, use C implementation, tested, no error, can directly use.
)
- 2016-05-05 22:35:40下载
- 积分：1
-
verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，...
verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,
- 2022-04-19 00:17:00下载
- 积分：1
-
full adder
说明： vhdl code for full adder
- 2020-06-30 22:46:55下载
- 积分：1
-
Case-statement-described-4-1-Mux
用case 语句描述的4 选1 Mux 源码程序，好用(-4 with a case statement described 1 Mux source program, easy to use)
- 2012-10-21 09:47:32下载
- 积分：1
-
FPGA数字信号处理实现原理及方法代码
说明： 本光盘是《数字信号处理FPGA实现》一书的配书光盘，内容包括了书中第二章给出的所有示例以及该书的12个实验完整的工程文件。
本光盘根目录下有3个文件夹，分别为dsp48_application,dsp48e_application和DSP_Example。(This CD-ROM is the CD-ROM of the book "FPGA implementation of digital signal processing". It includes all the examples given in Chapter 2 and the complete engineering documents of 12 experiments in the book.
There are three folders in the root directory of this CD-ROM, which are dsp48_ application,dsp48e_ Application and DSP_ Example.)
- 2020-08-01 09:23:20下载
- 积分：1
-
PCIe_Lab(ALTERA-V5PCIe)
这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。
(Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.)
- 2020-12-02 18:39:25下载
- 积分：1
-
Verilog languages with four arithmetic logic unit ALU, functional reference to 7...
用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件-Verilog languages with four arithmetic logic unit ALU, functional reference to 74,181, including. V documents and testing. Vwf document
- 2023-07-06 11:15:03下载
- 积分：1
