登录
首页 » VHDL » 本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。...

本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。...

于 2022-04-24 发布 文件大小:473.20 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA" s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of taking the site to achieve a continuous output waveform.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus
    MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus-MIPS processor crew great job, you can run directly, the author, the environment is quartusII
    2023-05-21 22:20:04下载
    积分:1
  • USB口的设计,包括驱动程序的设计,以及软件的安装演示,软件的介绍,以及工作模式...
    USB口的设计,包括驱动程序的设计,以及软件的安装演示,软件的介绍,以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models
    2023-02-04 17:15:08下载
    积分:1
  • 8051核的vhdl原代码。
    8051核的vhdl原代码。-8051 core VHDL source code.
    2022-04-11 06:02:00下载
    积分:1
  • TCL2543
    基于FPGA的TLC2543控制器,采用状态进行控制ADC进行转换(The TLC2543 controller based on FPGA, using state control of ADC conversion)
    2020-11-18 15:59:39下载
    积分:1
  • cpu8bit
    这是一个计算机组成原理综合性实验:设计8位cpu。该cpu是8bit的代码,包含有4个寄存器,一个存储器,还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)
    2020-07-01 08:40:01下载
    积分:1
  • QAM
    实现QAM调制功能和QAM解调功能的代码.(Realize QAM modulation function and QAM demodulation function code.)
    2021-02-22 18:19:41下载
    积分:1
  • H.264中二进制算术编码的硬件实现 H_264
    H.264中二进制算术编码的硬件实现Binary arithmetic coding in H.264 hardware implementation(Binary arithmetic coding in H.264 hardware implementation)
    2020-06-28 14:20:02下载
    积分:1
  • chuankou
    本实验为UART回环实例,实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx,以及时钟产生模块clk_div。uart_rx将收到的包解析出8位的数据,再传送给 uart_tx发出,形成回环。参考时钟频率为100MHz,波特率设定为9600bps。(This experiment is an example of UART loop. The experimental program is divided into top-level unrt_top, sending module uart_tx, receiving module uart_rx, and clock generation module clk_div. Uart_rx parses the received packet into 8 bits of data and sends it to uart_tx to send out, forming a loop. The reference clock frequency is 100 MHz and the baud rate is set to 9600 bps. stay)
    2020-06-24 01:40:02下载
    积分:1
  • LDPC
    LDPC Encoding Ebook Tetourial code
    2021-03-23 08:49:15下载
    积分:1
  • 六个数码码动态扫描接口程序,用VERILOG语言编写的
    六个数码码动态扫描接口程序,用VERILOG语言编写的-Six digital code dynamic scan interface program, using Verilog language
    2022-03-24 21:40:23下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载