登录
首页 » VHDL » 在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。

在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。

于 2023-01-28 发布 文件大小:1.69 MB
0 156
下载积分: 2 下载次数: 1

代码说明:

在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ISE_uart
    自己在ISE下用VHDL写的UART,简单,易懂(in ISE using VHDL was the UART, simple, understandable)
    2021-03-08 21:59:28下载
    积分:1
  • fifo
    异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
    2017-07-10 14:02:36下载
    积分:1
  • 802.1as
    802.1as gptp标准包解析verilog模块。用于实现EAVB协议的重要部分。(802.1as gptp verilog module, part of EAVB procotol)
    2017-02-07 15:16:39下载
    积分:1
  • tuoji_fpga(xp2_8)_v2
    特大好消息,这是LED全彩控制卡的FPGA的源程序,做LED开发的,绝对有很好的价值(Big good news, this is full-color LED control card FPGA of the source, do LED development, the absolute value of good)
    2010-07-19 16:18:27下载
    积分:1
  • 一个模拟视频输入转VGA视频输出的Verilog程序,视频解码芯片采用ADV7181B,VGA DAC采用ADV7123,强力推荐...
    一个模拟视频输入转VGA视频输出的Verilog程序,视频解码芯片采用ADV7181B,VGA DAC采用ADV7123,强力推荐-an analog video input to VGA video output Verilog procedures, Video decoder chip used ADV7181B, VGA DAC used ADV7123, strongly recommended!
    2022-03-07 12:48:23下载
    积分:1
  • mc8051内核,VHDL程序,内有说明,超详细.
    mc8051内核,VHDL程序,内有说明,超详细.-mc8051 kernel, VHDL program, which has made it clear, super-detailed.
    2022-07-04 05:44:07下载
    积分:1
  • 我用verilog hdl写的tft lcd屏的控制程序,用来点亮屏上的任意点...
    我用verilog hdl写的tft lcd屏的控制程序,用来点亮屏上的任意点-I write the program in verilog hdl,it is used to control the tft lcd
    2022-05-07 11:30:04下载
    积分:1
  • gtwizard_254_127_ex_1113_3
    配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
    2019-06-17 21:33:56下载
    积分:1
  • CAN协议控制器的Verilog实现
    说明:  基于FPGA的CAN总线控制器,VERILOGHDL源代码,Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)
    2020-11-26 15:29:31下载
    积分:1
  • key_liangzhu
    梁祝音乐verilog code --适用于QUATUS II 开发环境下,适合于verilog入门学员(the verilog code of liangzhu )
    2013-04-25 15:19:58下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载