网站首页

11 阶FIR 数字滤波器,verolog描述，通过modelsim 6.0 仿真，Quartue综合...

于 2022-10-31 发布文件大小:960.00 B

 0  125

下载积分: 2 下载次数: 1

我要下载

代码说明：

11 阶FIR 数字滤波器,verolog描述，通过modelsim 6.0 仿真，Quartue综合-11-order FIR digital filter, verolog description, modelsim 6.0 through simulation, Quartue integrated

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VERILOGFIFO
FIFO的verilog描述(Verilog description of the FIFO)

2009-04-12 18:06:50下载

积分：1
VHDL语言按VGA接口标准把数字图像信号转换成标准VGA格式。适合做学习试验...
VHDL语言按VGA接口标准把数字图像信号转换成标准VGA格式。适合做学习试验-VHDL by VGA interface standards, digital image signal conversion into a standard VGA format. Suitable for the pilot study

2022-05-08 02:59:08下载

积分：1
sram_test_OK
主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动，SRAM型号为IS61LV25616，程序语言为Verilog,开发环境为quartusII 7.0,为一工程，可直接下载到FPGA中，含电路图(Mainly based on FPGA (EP2C8Q208I8) driving under the SRAM, SRAM model IS61LV25616, programming language for Verilog, a development environment for quartusII 7.0, for a project, can be downloaded directly to the FPGA, including circuit diagrams)

2014-12-24 22:08:36下载

积分：1
verilog ADPLL file with testbench
verilog ADPLL file with testbench

2022-04-20 22:45:21下载

积分：1
fifo
fifo的代码,经过测试可以使用，很有用处，可以放心使用(a fifo module,the code has been tested and it is usefull)

2010-03-02 22:03:30下载

积分：1
lut_multiplier
使用verliog设计实现LUT查找表乘法器，通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)

2021-04-09 10:18:59下载

积分：1
altera的关于对数计算的IP core。
altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.

2022-09-17 13:25:03下载

积分：1
Verilog ADPLL文件与测试
verilog ADPLL file with testbench

2022-04-18 06:08:09下载

积分：1
基于EDA技术的数字密码锁源程序代码,大学实训用的着
基于EDA技术的数字密码锁源程序代码,大学实训用的着-EDA-based Digital code lock source code, used by the University Training

2022-02-12 12:31:41下载

积分：1
DAC0832
DAC0832 VHDL源程序一个适合初学都的程序 (DAC0832 VHDL source code of a program suitable for both beginners)

2010-05-07 20:13:47下载

积分：1

696518资源总数
106215会员总数
5今日下载

11 阶FIR 数字滤波器,verolog描述，通过modelsim 6.0 仿真，Quartue综合...

0 个回复

热门标签

热门下载