登录
首页 » Verilog » 可编程 GPIO 外围 APB 奴隶界面

可编程 GPIO 外围 APB 奴隶界面

于 2022-04-25 发布 文件大小:728.55 kB
0 89
下载积分: 2 下载次数: 1

代码说明:

可编程的一般目的编程 I/O (GPIO) 外围设备。此组件是一个 AMBA 2.0 兼容先进的外设总线 (APB) 奴隶装置。DW_apb_gpio 块: ■ APB 接口或从 APB 桥的主要接口,下列功能团体■ 外部数据接口或从 I/O 垫■ 辅助硬件数据接口给或来自辅助数据接收器或源■ 中断接口或从中断控制器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • leading-zero
    对于32位寄存器前导零个数的计数,一个简单的程序(32 registers a leading zero number of counts, a simple procedure)
    2012-06-05 16:41:11下载
    积分:1
  • percent
    verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)
    2005-03-08 21:33:38下载
    积分:1
  • a
    用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • tdm_latest[1]
    TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
    2010-07-07 15:28:06下载
    积分:1
  • 宝宝挂
    最新热血江湖外挂,需要的可以下载,游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))
    2020-06-23 09:20:02下载
    积分:1
  • dds(1)
    基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
    2017-07-11 16:36:38下载
    积分:1
  • 基于AHB总线的DMAC系统
    传输特点 1.传输size为字传输。(总线的字长为32位,每次传输32位数) 2.16拍的增量突发传输。 3.支持2个AHB接口,一个用来配置DMA内部寄存器, 4.采用独占总线的方法,当DMA占用总线时,CPU停止一切活动。 5.支持异步复位。          6.本次设计的MDA每次最多传输256个数据,每次总线传输最多传16个数据,   
    2022-04-06 13:34:13下载
    积分:1
  • 三维小波变换
    三维离散小波变换的代码
    2022-03-06 08:50:16下载
    积分:1
  • GPU_LDPC+硕士毕设论文详解
    QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
    2021-05-14 19:30:07下载
    积分:1
  • 直方图均衡化fpga实现
    在fpga上实时实现图像的直方图均衡化,有效利用fpga芯片的片内资源,不需要添加片外的存储芯片。本代码是基于ycbcr处理的,其实只对亮度分量进行直方图均衡化,之后同步cb,cr颜色分量,避免偏色问题!代码接口为y,cb,cr,以及行场信号,hs,vs,de.最终的处理效果可以达到在pc机上的效果,但是比pc块很多,几乎可以实时完成处理
    2023-06-23 11:20:03下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载