登录
首页 » VHDL » 这是一个FIR低通滤波器,以

这是一个FIR低通滤波器,以

于 2022-04-29 发布 文件大小:5.13 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FM
    说明:  基于FPGA和弦!!!音乐芯片的设计与实现!!!(Design and implementation of FPGA chip based on the chord music)
    2015-01-07 17:02:29下载
    积分:1
  • 分别用分频比交错法及累加器分频法完成非整数分频器设计。...
    分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.
    2022-01-25 23:28:15下载
    积分:1
  • VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
    VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序,采用按键控制循环的速度,慢速循环时间间隔为1S,快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)
    2020-07-08 20:28:56下载
    积分:1
  • 基于单片机与CPLD的 等精度频率计,VHDL语言
    基于单片机与CPLD的 等精度频率计,VHDL语言-Based on SCM and CPLD
    2022-11-25 20:35:03下载
    积分:1
  • FPGA
    zc706板子原理图,在使用板子时候可以参照设计,使用帮助巨大。(Zc706 board schematic diagram, when using the board can be reference to design, use the help.)
    2016-01-13 22:00:05下载
    积分:1
  • fpga
    FPGA代码,包含地址译码模块、16位锁存器、AD片选、死区及滤除窄脉冲、过流和短路保护、解除脉冲封锁模块、PWM模块、PWM选择 (FPGA code, including the address decoder module 16 latches, AD chip select, filter out the dead and narrow pulse, overcurrent and short circuit protection, lifting the blockade pulse module, PWM module, PWM selection)
    2015-11-18 10:47:22下载
    积分:1
  • COMPLETE-OFDM
    完整的OFDM仿真程序,包括QPSK,16QAM调制,基于MATLAB,各个步骤都有详细的说明。(OFDM simulation program, based on the complete MATLAB, every step is described in detail.)
    2013-05-23 11:31:57下载
    积分:1
  • 3 稿串行 eprom 控制器
    该代码使用 FSM 3 线串行 eeprom 与 fpga 的接口。它是由微芯片定义的接口。 该代码在串行 EPROM 中存储来自 ADC 的偏移量的错误。
    2022-02-12 01:01:57下载
    积分:1
  • CPLD drives with digital control, of from 0000 to 9999, digital control is a dyn...
    用CPLD驱动数码管,实现从0000计到9999,数码管是用动态显示,程序用VERILOG完成的-CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
    2022-05-23 09:34:50下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载