-
CPU的VHDL设计代码
应用背景VHDL ；CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL ；CPU设计...................................................................................................................................
- 2022-05-20 23:07:58下载
- 积分：1
-
A4_Led3
说明： led学习控制l44444444444444(led verilog led ccccccc)
- 2019-05-06 09:38:14下载
- 积分：1
-
gps_lms
本系统用于GPS中频部分的窄带滤波（AD后的数据经过LMS滤波后去掉窄带干扰，可以抑制20dB以上的干扰）(this system can be imply to anti-narrowband-jamming for GPS IF signal, it can degrade 20dB narrowband jamming)
- 2011-08-23 21:06:41下载
- 积分：1
-
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过...
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过-verilog source, the two can achieve Adder, In xillinx foundation 3.1 certification through
- 2022-10-11 18:55:03下载
- 积分：1
-
axi_lite_user
axi_lite_user官方样例，精简功能，适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
- 2017-07-24 16:43:22下载
- 积分：1
-
Applicable to FPGA
适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
- 2023-06-11 11:30:03下载
- 积分：1
-
本文为verilog的源代码
本文为verilog的源代码-In this paper, the source code for Verilog
- 2022-01-24 19:02:52下载
- 积分：1
-
ANC_LMS
verilog描述的基于LMS的自适应噪声消除器ANC算法。用于数字音频处理。(The verilog Description LMS-based adaptive noise canceller ANC algorithm. For digital audio processing.)
- 2012-10-29 21:43:33下载
- 积分：1
-
verilog编写的32位浮点加法器
verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog
- 2022-02-21 08:09:50下载
- 积分：1
-
cnv_enc_modify
卷积码(2,1,7)编码器，一个输入，两个输出(Convolution code (2,1,7) encoder, an input and two outputs)
- 2015-05-20 10:21:56下载
- 积分：1
