-
Serial to parallel conversion code
用于串行到并行数据转换器的VHDL代码；当输入数据是串行的时，该代码是用于许多应用程序的位到字节转换的VHDL代码形成代码使用基于FPGA的LUT和D-RAM来存储数据，然后用时钟推送字节对齐的数据。
- 2022-08-08 20:52:36下载
- 积分：1
-
AD
说明： FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档。(FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.)
- 2009-08-18 20:31:53下载
- 积分：1
-
包括各种类型存储器的VHDL描述，如FIFO，双口RAM等
包括各种类型存储器的VHDL描述，如FIFO，双口RAM等
-including various types of memory VHDL description, such as FIFO, Dual Port RAM, etc.
- 2022-04-11 16:05:19下载
- 积分：1
-
用Actel公司的Fusion系列FPGA开发的LCD实验程序
用Actel公司的Fusion系列FPGA开发的LCD实验程序-Fusion with Actel s FPGA development series LCD Experimental procedures
- 2022-03-18 21:57:28下载
- 积分：1
-
FPGA_four_num_code_lock
说明： 基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
- 2010-04-29 15:16:29下载
- 积分：1
-
1602C
文件名：lcd1602lib.h
内 容：1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H
* inside let: 1602 LCD control port, data port and related operations
)
- 2012-05-08 15:15:36下载
- 积分：1
-
100vhdlsimple
说明： 100个vhdl例子，对初学者很有用，可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
- 2010-05-02 10:01:58下载
- 积分：1
-
ModelSim waveform can be compared to the current functional simulation with a re...
ModelSim的波形比较的功能可以将当前仿真与一个参考数据（WLF文件）进行比较，比较的结果可以在波形窗口或者列表窗口中查看，也可以将比较的结果生成一个文本文件-ModelSim waveform can be compared to the current functional simulation with a reference (WLF paper ), the results can be compared in the waveform window or window List View, it will also compare the results generate a text file
- 2023-05-21 00:20:02下载
- 积分：1
-
walkthrough1
switching the lights debouncing , toggle
- 2010-02-10 03:07:08下载
- 积分：1
-
3Code_for_Medx
3x3中值滤波器的FPGA实现现(VERILOG)可直接使用。
(3x3 median filter FPGA implementation of the present (VERILOG) can be used directly.)
- 2012-07-30 00:49:45下载
- 积分：1
