1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES...
于 2022-04-30 发布
文件大小:102.47 kB
0 42
下载积分: 2
下载次数: 1
代码说明：
1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
