-
基于fpga的SPI接口实现
本工程是基于Altera Cyclone系列的FPGA来实现的SPI接口，使用Verilog代码编写，能够进行 8位、 16位 、 32位数据传输的可选操作。
- 2023-04-02 17:15:05下载
- 积分：1
-
lcd1602_drive
用Verilog实现1602的配置及功能。正确编译与实现(Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right)
- 2011-01-21 16:47:27下载
- 积分：1
-
uart
通过串口发送，实现FPGA与stm32的dds发生器(Implementation of DDS generator)
- 2018-11-28 09:19:29下载
- 积分：1
-
scramble
VHDL编写加扰和解扰程序，程序连在一起仿真正确，并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem
- 2022-03-03 18:10:46下载
- 积分：1
-
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)
- 2013-11-25 12:43:11下载
- 积分：1
-
verilog 代码
基于FPGA的VERILOG语言的DS18B20温度检测程序，代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
- 2018-07-05 15:36:01下载
- 积分：1
-
1 位加法器模块注册转让级和门级模拟
这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。
登记册转让级别是您编写的代码和其模拟显示理想时间关系图。
门级后合成和设计编译器是代码，包含真正的时间关系图和模拟。
- 2023-05-09 14:10:03下载
- 积分：1
-
123
说明： 系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义(Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help)
- 2011-03-24 10:34:07下载
- 积分：1
-
用Verilog编写8位RS232串口转SPI输出
利用Verilog语言编写的RS-232串口转SPI的8位数据输出的源程序，里面有详细注释，利用ModelSim进行仿真测试，输入输出数据一样，真实可用。
- 2022-01-20 23:14:26下载
- 积分：1
-
CH03_RGMII_UDP_TEST
基于RGMII的UDP网络数据通信，学习FPGA的千兆以太网通信(RGMII based UDP network data communication, learning FPGA Gigabit Ethernet communications)
- 2017-09-11 23:04:19下载
- 积分：1
