登录
首页 » Verilog » 简单的CPU(源代码和合成脚本)

简单的CPU(源代码和合成脚本)

于 2022-04-30 发布 文件大小:5.47 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

应用背景此文件包含所有的源代码和脚本,以Altera公司的简单CPU的合成。500MHz时钟设计运行。 ;关键技术使用CLA提高速度的设计。这只是一个简单的CPU,它的结构很简单,它没有任何管道或类似的东西。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog-HDL-tutorial
    verilog HDL经典的入门书籍,内容很详细,讲了许多实例,适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
    2013-10-08 20:21:51下载
    积分:1
  • 61EDA_C1202
    Altera大学计划程序包,基于Nios II的源代码(Altera University program package, based on the Nios II source code)
    2008-08-21 14:46:39下载
    积分:1
  • 123456789
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:50:53下载
    积分:1
  • 基于basys3的推箱子游戏
    说明:  基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
    2021-03-12 13:09:25下载
    积分:1
  • 超大规模集成电路面试问题
    资源描述关于集成电路相关的所有面试问题。
    2022-07-10 07:53:20下载
    积分:1
  • sample_tcam.tar
    verilog RTL code for simple TCAM
    2014-06-25 15:50:08下载
    积分:1
  • AMI1
    本代码是用VERILOG语言描述的AMI码的解码的程序,经过调试是正确的。代码简单易懂。(This code is described in VERILOG language AMI code decoding process, after debugging is correct. Code is easy to understand.)
    2021-04-22 14:48:48下载
    积分:1
  • 积分器-FPGA
    积分器的一种实现方法:每级积分器都是一个反馈系数为1的单极点IIR滤波器, 其传递函数为:(An implementation of an integrator: each stage integrator is a single pole IIR filter with a feedback factor of 1:)
    2017-07-08 20:54:19下载
    积分:1
  • spi_ad
    FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
    2017-06-23 12:38:22下载
    积分:1
  • McBSP_8bit_Asyn
    基于FPGA的Mcbsp通信源码,经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
    2018-03-19 17:19:17下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载