登录
首页 » Verilog » 简单的CPU(源代码和合成脚本)

简单的CPU(源代码和合成脚本)

于 2022-04-30 发布 文件大小:5.47 kB
0 96
下载积分: 2 下载次数: 1

代码说明:

应用背景此文件包含所有的源代码和脚本,以Altera公司的简单CPU的合成。500MHz时钟设计运行。 ;关键技术使用CLA提高速度的设计。这只是一个简单的CPU,它的结构很简单,它没有任何管道或类似的东西。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CAL
    基于BCD码的十进制ALU设计,可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
    2013-06-30 19:49:34下载
    积分:1
  • submodule
    verilog 双模块算术平均值计算模块,子模块在时钟上升沿技术,高层模块根据当前计数值计算算数平均(verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of the current count)
    2011-01-05 22:49:16下载
    积分:1
  • SDI_test
    stratixIVGX,芯片4sgx230es,SDI测试完整工程,实现SDI的收发(stratixIVGX,SDI Receive and Transmit)
    2011-12-12 14:57:53下载
    积分:1
  • TS 传输流的同步检测模块,该模块可以完成对输入的ts流的同步头检测和跟踪功能
    TS 传输流的同步检测模块,该模块可以完成对输入的ts流的同步头检测和跟踪功能,使用该模块,需要注意的是,工作的时钟频率应该搞于ts流的输入时钟 2 倍以上,这样完成对ts流的低码流到系统时钟频率的转换和同步功能
    2023-03-20 10:45:04下载
    积分:1
  • 在ALTERA的Verilog代码的VGA显示电路板
    应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体,Altera de2-115板,FSM,读取并显示每个像素的VGA端口,它可以被用来作为一个图像加速器,或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业,那里是许多更快的图像显示协议作为DVI,HDMI,但了解VGA是必要的了解别人图像显示协议,因为它是最简单的,它们是相似的,但数字信号是sended。
    2022-03-21 20:38:59下载
    积分:1
  • 51SCMTutorial
    《精彩51单片机教程》适合初学者,很难得(" Discover the 51 SCM Guide" for beginners, very rare)
    2010-09-10 20:26:39下载
    积分:1
  • problem
    在学习verilog 中与遇到一些列问题的整理。(this Documentation is about the problem about verilog which is meeted when i was learn FPGA)
    2014-03-07 22:24:19下载
    积分:1
  • USB_devide
    利用最新的嵌入式开发工具EDK,在FPGA 中完成对PDIUSBD12 的硬件定制和固件编程,从而在FPGA 中实现U S B 控制器, 并最终完成U S B 的枚举过程、驱动程序的开发和简单的应用。(Using the latest embedded development tools, EDK, in the FPGA completes its PDIUSBD12 custom hardware and firmware programming, in order to realize USB controller in the FPGA, and ultimately complete the USB enumeration process of driver development and simple应用.)
    2007-10-04 16:27:44下载
    积分:1
  • add(FLP)
    一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
    2021-04-06 18:19:02下载
    积分:1
  • rtl_DRAM
    本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.(program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.)
    2006-12-05 11:31:42下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载