登录
首页 » Verilog » 1 位加法器模块注册转让级和门级模拟

1 位加法器模块注册转让级和门级模拟

于 2023-05-09 发布 文件大小:36.85 kB
0 110
下载积分: 2 下载次数: 1

代码说明:

这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。 登记册转让级别是您编写的代码和其模拟显示理想时间关系图。 门级后合成和设计编译器是代码,包含真正的时间关系图和模拟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • awb
    实现相机采集数据的自动白平衡功能,采用verilog语言编写。(The automatic white balance function of camera data acquisition is realized)
    2017-09-19 17:45:55下载
    积分:1
  • HDMI_FPGA
    该源码可基于FPGA设置多分辨率的HDMI显示,且其包含了完整的时序和端口、地址映射,可以很方便的将其移植(The source code can be set based on FPGA multi-resolution HDMI display, and it includes a complete timing and port, address mapping, it can be easily transplanted)
    2020-12-17 11:09:12下载
    积分:1
  • 4位并行的32位 CRC校验
    此程序为32位的CRC校验程序,我们利用verilog语言较容易的编写串行的CRC校验程序,但是在一些情况下需要并行的处理数据,在此编写了4位并行的CRC校验程序。 包括了CRC主程序和测试程序。
    2022-03-05 13:25:41下载
    积分:1
  • 温度传感器TMP121控制代码——Verilog
    温度传感器TMP121控制代码——Verilog产品验证过
    2022-04-07 02:35:55下载
    积分:1
  • rmii
    rmii 以太网接口时序源代码,值得开发借鉴的哦(verilog hdl)
    2013-10-12 09:56:24下载
    积分:1
  • lowpass
    低通滤波器(由matlab和simulink两种方法实现)源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
    2013-03-13 18:36:40下载
    积分:1
  • PCIE资料和仿真教程1-6
    PCIE仿真设计教程1-6,我帮大家收集到一起了(PCIE simulation design tutorial 1-6, I help you gather together.)
    2020-11-09 19:29:46下载
    积分:1
  • Key-200893142940130
    说明:  关于地铁售票的一些功能 基于自动买票的VHDL设计程序 比较经典(Subway ticket on some of the features of the VHDL-based auto-buying classic design procedure)
    2008-10-07 18:16:54下载
    积分:1
  • ad1000芯片配置及数据同步代码
    MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电, 采样精度为12位,单通道采样率为1.0GSPS,典型功耗为3.14W。 芯片采用本单位创新研制的 高速采样/保持技术、高速模数信号转换技术及自动校准技术,保证器件的高速度和高动态特 性。 为方便PCB板设计和后级FPGA/ASIC数据采集, MXT2021提供可通过SPI编程配置的LVDS 接口。
    2022-01-26 06:14:15下载
    积分:1
  • CPU 多周期
    多周期CPU设计所有模块全部代码,ISE工具环境下,经验证成功实现
    2022-03-25 05:59:24下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载