登录
首页 » Verilog » 1 位加法器模块注册转让级和门级模拟

1 位加法器模块注册转让级和门级模拟

于 2023-05-09 发布 文件大小:36.85 kB
0 103
下载积分: 2 下载次数: 1

代码说明:

这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。 登记册转让级别是您编写的代码和其模拟显示理想时间关系图。 门级后合成和设计编译器是代码,包含真正的时间关系图和模拟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的lcd1202驱动
    总4个模块。lcd_test顶层调用矩阵和lcd_1602,lcd_diver是写时序,lcd_ctrl是初始化及用户模式(即正常工作状态:发指令;数据和位置)。key_board矩阵驱动,已经过版级验证即按相应按键能在lcd上显示。
    2022-09-13 18:30:04下载
    积分:1
  • Fast_median_filter
    FPGA数字图像处理实现均值滤波,并且仿真将生成图片写出TXT格式以便使用MATLAB查看(Mean filter is realized by digital image processing in FPGA, and the generated image is written in TXT format for viewing with MATLAB.)
    2019-06-01 21:23:25下载
    积分:1
  • 同步FIFO verilog
    2022-03-18 10:42:06下载
    积分:1
  • Pc.v
    计算机中每一条机器指令的执行,都离不开程序计数器的正确执行,本程序实现程序计数器。(Computer implementation of each machine instruction, are inseparable from the correct implementation of the program counter, this program achieve the program counter.)
    2010-08-04 17:03:00下载
    积分:1
  • md5
    MD5 算法在Xilinx FPGA上的实现,希望对大家有用。(MD5 algorithm in Xilinx FPGA Implementation, in the hope that useful to everyone.)
    2021-04-19 15:18:51下载
    积分:1
  • JK触发器
    JK触发器,基于verilog编写,JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。
    2022-02-12 16:22:58下载
    积分:1
  • 1位ADPCM编解码器::概述
    音频编码(ADPCM位) ;
    2022-01-26 03:09:33下载
    积分:1
  • 2 X 2 位VEDIC乘法器的设计
    在这个项目中古代VEDIC数学用于乘法运算。主要应用于数字信号处理器的乘数的加密算法。URTHVA TRIYAGBHYAM 佛经用来执行。UT 据说是纵向和横向的乘法。
    2022-04-30 22:22:23下载
    积分:1
  • callback
    说明:  This is code of UVM CALLBACK function.
    2020-06-24 15:40:02下载
    积分:1
  • shift_regeister
    用blockram实现移位寄存器,开发语言为verilog hdl(Shift register with blockram achieve the development language for the verilog hdl)
    2020-08-13 22:18:29下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载