-
三态总线 GPIO
(1) 与微处理器可编程三态总线接口 GPIO （通用目的输入和输出端口）(2) 总线接口：1.addr_reg： 地址总线2.rd_n_reg、 wr_n_reg、 cs_n_reg： 控制总线3.数据： 三态数据总线(3) 内部寄存器：
- 2022-02-05 04:28:07下载
- 积分：1
-
400rdm
说明： 用于FPGA的学习，大家值得借鉴，可以好好学习一下(this is for fpga and you can use this.)
- 2020-06-16 15:20:02下载
- 积分：1
-
S02《Artix7修炼秘籍》MIG_DDR内存应用
说明： artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
- 2020-03-22 12:58:39下载
- 积分：1
-
DDR3读写
使用软件是xilinx公司的Vivado，程序实现的是DDR3的读写控制，该程序是FPGA开发板自带的程序，正确性有保障。可以使用。
- 2022-03-02 10:07:22下载
- 积分：1
-
traffic_lights
交通灯控制器控制红（r）、绿（g）、黄（y）三种不同颜色的交通灯，这三种不同颜色灯的亮、灭分别由三个定时器（timer1、timer2、timer3）控制；
当某个定时器工作时，它所控制的交通灯亮，直到设定的定时时间到（该定时器状态由’0’变’1’），交通灯跳转到另一种状态；
clk是脉冲控制端（图中未标出）；reset是异步复位端，复位状态为红色交通灯亮；
输出端r、g、y分别表示三种颜色交通灯的亮、灭状态。
( traffic light controller control red (R), green (g), yellow (y) three different colors of traffic lights, three different colors of bright lights, off by three timer (Timer1, Timer2, Timer3 ) control When a timer work, it controls the traffic lights, until the set timing (the timer status ' 0 ' for ' 1' ), traffic lights Jump to another state clk is the pulse control terminal (not shown) reset is asynchronous reset terminal, the reset state for the red traffic lights output terminal r, g, y represent the three colors of traffic lights bright, the off state.)
- 2020-12-19 15:09:10下载
- 积分：1
-
VESA Timing
VESA CVT视频参数计算器，输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
- 2020-12-23 14:29:07下载
- 积分：1
-
Slave-FIFO
详细讲解Slave FIFO模式下的初始化设置和相对应寄存器说明(Explain in detail the initial setup Slave FIFO mode and the corresponding register description)
- 2014-03-18 17:33:23下载
- 积分：1
-
yinpine2
基于NIOS2的VGA接口IP核，具有很好的借鉴性和参考性(NIOS VGA IP)
- 2012-10-12 21:14:35下载
- 积分：1
-
sd卡中读取数据
可以实现从sd卡中读取数据，不依赖任何的ip核，简洁高效。
- 2022-02-25 04:41:20下载
- 积分：1
-
PS2_KB11
键盘计算器，可实现加减乘数运算
基于fpga nios2(Keyboard, calculator, addition and subtraction can be realized based on fpga nios2 multiplier operator)
- 2011-05-19 10:28:42下载
- 积分：1
