登录
首页 » Verilog » 三态总线 GPIO

三态总线 GPIO

于 2022-02-05 发布 文件大小:1.12 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

(1) 与微处理器可编程三态总线接口 GPIO (通用目的输入和输出端口)(2) 总线接口:1.addr_reg: 地址总线2.rd_n_reg、 wr_n_reg、 cs_n_reg: 控制总线3.数据: 三态数据总线(3) 内部寄存器:

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • gmii_tx_mac
    实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
    2013-08-08 15:24:43下载
    积分:1
  • 高阶矩阵奇异值分解的FPGA实现方法svd_fpga
    一种计算高阶矩阵奇异值分解的FPGA实现方法。(A high-end computing matrix singular value decomposition of the FPGA realization method.)
    2020-07-07 12:28:57下载
    积分:1
  • FPGA_GFP
    基于FPGA的GFP(通用成帧协议)封装数据成帧的实现。(FPGA-based GFP (Generic Framing Protocol) encapsulated data Framing realized.)
    2007-07-20 15:07:59下载
    积分:1
  • SVPWM
    实现SVPWM的算法实现和仿真,基于FPGA平台用VHDL语言编写(Realization and Simulation of algorithm for realizing SVPWM)
    2018-04-10 14:25:17下载
    积分:1
  • FPGA实现Jpeg压缩,和视频采集程序
    说明:  FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)
    2020-03-13 23:25:40下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    说明:  基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • Cyclone-V-GX-开发板原理图-(5CGXFC5C6F27), Audio,HDMI 部分Demo
    开发板的原理图 Aduio和 HDMI 是开发板自带的Demo。Schematic of Cyclone V and official demostration about HDMI and Audio.
    2022-10-19 07:15:03下载
    积分:1
  • sd模型
    说明:  完整的Verilog验证模型,包括设备完整的状态。(Complete verilog Verification Model)
    2020-06-16 09:00:01下载
    积分:1
  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载