登录
首页 » VHDL » 组合电路与时序电路的 VHDL 代码

组合电路与时序电路的 VHDL 代码

于 2022-05-01 发布 文件大小:5.55 MB
0 114
下载积分: 2 下载次数: 1

代码说明:

下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器 (全以及一半)、 二进制比较器、 二进制交易加法器,bcd 码与二进制并行加法器,j k 翻转翻牌,像拿倒了计数器,计数器等十年对抗等以及源代码、 测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有...
    用vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have
    2022-02-04 17:07:58下载
    积分:1
  • VHDLexamples
    这里面有很多的vhdl的编程的源代码,文件是全英文的,例子丰富(That there are a lot of vhdl programming source code, documentation is in English, and examples of rich)
    2010-07-13 11:00:53下载
    积分:1
  • ldpc
    低密度校验码 ,很好用的代码,功能已经实现编码和译码(fpga ldpc)
    2014-04-09 10:24:51下载
    积分:1
  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,...
    verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,
    2022-04-19 00:17:00下载
    积分:1
  • 多thershod电源
    静态功耗减少使用多 thershld< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#222222;background:white ;"> 多阈值 CMOStransistors 是非常手术滴备用泄漏功率 duringwhen IC 为较长时间内不活动。最近,功率 gatingscheme 提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是,这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关,是容错过程和 reducepower 在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外,它可以团结生存系统 toproposition 额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计
    2023-03-16 10:55:03下载
    积分:1
  • C51tou-wen-jian
    是51单片机常用头文件定义,直接调用就可以,包括:1602液晶,12864液晶,5110屏,I2C,UART,精确延时函数,PWM调速,DS1302,DS18B20,,,,,,,(51 microcontroller used header file defines direct call can include: 1602 LCD, 12864 LCD, 5110 screen, I2C, UART, precision delay function PWM speed control, DS1302, DS18B20,,,,,)
    2013-04-15 17:34:22下载
    积分:1
  • Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA...
    基于芯片MAX502的十二位并行DAC芯片的程序,利用FPGA中的ROM查表进行数据存储-Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA in the ROM look-up table for data storage
    2022-05-18 20:20:32下载
    积分:1
  • DATA_Scramble
    扰码器的FPGA实现,选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
    2021-01-16 19:28:46下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载