登录
首页 » VHDL » 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证

由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证

于 2022-05-08 发布 文件大小:124.76 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证-By the VHDL language using the D flip-flop is QUARTUES environment has been tested

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • arbiter_ip
    Arbiter code for simulation purpose
    2013-07-13 17:45:11下载
    积分:1
  • StopWatch
    This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
    2013-10-04 00:53:49下载
    积分:1
  • agc_gen2
    AGC(自动增益放大) Verilog代码 设计可以参考 第二部分(AGC (automatic gain control) can refer to the Verilog code design )
    2015-04-14 01:17:31下载
    积分:1
  • verilog-montgomery-RSA
    基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file)
    2021-04-27 20:28:44下载
    积分:1
  • nor_flash_core
    Verilog实现的NOR FLASH控制器,基于M25P128开发,功能完整,简洁易懂,自用无问题。(Verilog implementations NOR FLASH controller, based M25P128 development, full-featured, easy to read, for personal use, no problem.)
    2021-03-09 14:09:27下载
    积分:1
  • verilog实现的8051 8051核心,FPGA的有用词汇
    8051的verilog内核,fpga里实现8051的话用得上-8051 Verilog cores, fpga achieve useful 8051 words
    2022-03-01 03:28:43下载
    积分:1
  • ov7670_sdram_vga_sobel
    说明:  基于OV7670采集,SDRAM缓存,sobel处理,VGA显示的工程,内有全部代码,基于QUARTUS开发板实现。 FPGA 边缘检测(Based on OV7670 acquisition, SDRAM cache, sobel processing, VGA display project, with all the code, based on QUARTUS development board. FPGA edge detection)
    2019-04-23 17:31:00下载
    积分:1
  • sobel
    Verilog代码实现Sobel算子,包括整个工程,仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现(Verilog,Sobel Operator)
    2011-05-10 21:11:21下载
    积分:1
  • i2c_reader
    一个采用IIC协议,从ROM里面读数据的接口程序,采用verilog语言,状态机实现。(One with IIC protocol, which read data from ROM interface program, using verilog language, the state machine implementation.)
    2013-07-31 09:25:56下载
    积分:1
  • liyuanlnx_dynamic_led
    FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载