-
DLX-pipeline-in-verilog
verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
- 2013-08-24 22:59:48下载
- 积分：1
-
FSM
It is the FSM implemented in Xylinx 14.7 on FPGA
- 2015-09-28 15:50:09下载
- 积分：1
-
baud
说明： 将外部的输入的6Mhz的信号分成为频率为153600hz的信号(The external input signal divided into 6Mhz 153600hz signal frequency)
- 2010-04-11 23:16:18下载
- 积分：1
-
rc5 算法的 fpga 实现
从历史上看制定，以确保邮件上，保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序，所以密码学是一门研究的科学方面的科学这些技术 （加密和密码） 和它本质上基于算术 [1]。加密自成立以来，技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 （比特）替换和换位方法仍然是但现在仅用于两个主要因素 （0 和 1）。因此，加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界，这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES，RSA 等信息的编码。然而，这些加密方案似乎不理想对图像应用中，由于某些固有特征图像 （如数据容量和冗余量大，其中是烦恼的传统加密 [3]。此外，这些加密方案上需要额外的操作，压缩的图像数据，从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息，数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6） [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w"，大量的优势舍入"r"和密钥长度"b"变量。
- 2023-01-29 13:00:04下载
- 积分：1
-
jpeg_fpga
基于FPGA的JPEG解码，对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
- 2014-02-24 09:19:22下载
- 积分：1
-
ROM建立平方电路
A ROM to build a squaring circuit
- 2022-08-07 16:45:22下载
- 积分：1
-
SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。...
SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。-This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.
- 2023-07-19 13:10:03下载
- 积分：1
-
fft
说明： 用VERILOG语言实现的频谱分析仪（FFT)(VERILOG language with the Spectrum Analyzer (FFT))
- 2009-08-09 16:30:23下载
- 积分：1
-
FPGA-DSP
FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
- 2017-05-31 10:36:17下载
- 积分：1
-
avaloncsequencer
a sequence generator
- 2009-07-27 20:59:09下载
- 积分：1
