登录
首页 » Verilog » 第十一部分 SDRAM读写例程

第十一部分 SDRAM读写例程

于 2022-05-09 发布 文件大小:3.01 MB
0 83
下载积分: 2 下载次数: 1

代码说明:

SDRAM即同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。因为SDRAM具有存取速度大大高于FLASH存储器, 且具有读/写的属性, 因此SDRAM在系统中主要用于程序的运行空间,大数据的存储及堆栈。SDRAM是高速的动态随机存取存储器, 它的同步接口和完全流水线的内部结构使其拥有极大的数据速率, SDRAM的时钟频率可以达到100Mhz以上, 一片16位数据宽度的SDRAM的读写数据带宽达到1.6Gbit/s。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 全加器verilog
    一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。
    2022-07-25 16:33:44下载
    积分:1
  • coverlater
    本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码,能够成功地编译和仿真。(This procedure is in circumstances Quartus7.2 compile a simple (2,1,3) convolutional code, can successfully compile and simulation.)
    2021-03-13 20:49:24下载
    积分:1
  • matlab程序
    说明:  OFDM信号的发送与接收 ,需要自取。时域图,模糊图,削峰。(Sending and receiving of OFDM signal)
    2020-12-17 12:56:10下载
    积分:1
  • fsm_seller
    说明:  用verilog状态机实现简单的自动售货机(Using Verilog state machine to realize simple vending machine)
    2020-05-07 15:00:23下载
    积分:1
  • RGB_Driver
    串口收发程序,成功通过仿真,可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)
    2020-10-28 14:00:00下载
    积分:1
  • multiplexersemultiplexer
    this project is based on 2*1 and 4*1 multiplexer and 1*2 and 1*4 demultiplexer using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering. Here dataflow techniques and behavioural
    2009-12-21 18:11:27下载
    积分:1
  • ADPCM
    说明:  APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)
    2009-08-22 10:07:03下载
    积分:1
  • AHB2APB Bridge 的Verilog
    在AMBA bus 总线中,AHB是高速的总线接口,APB则是低速的总线接口,有些低速的外设不需要接入高速的外设时,便通过桥接的方式接入APB总线中。
    2022-01-20 22:42:04下载
    积分:1
  • 多周期CPU设计包括basys3板的设计
    都是实验课作业,直接打包的文件,下载之后可以直接跑。
    2022-10-18 23:25:05下载
    积分:1
  • RS2
    该源代码是RS(31,19)码的完整编译码程序,采用的是VerilogHDL语言,包含了RS码的编码和译码,这蛋疼的东西花费好多时间(The source code is RS (31,19) code complete encoding and decoding procedures, and spend a lot of time using is VerilogHDL language contains the encoding and decoding of RS codes, this egg pain)
    2012-09-09 13:04:41下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载