登录
首页 » Verilog » ALU 的 MIPS 体系结构

ALU 的 MIPS 体系结构

于 2022-05-10 发布 文件大小:3.32 MB
0 142
下载积分: 2 下载次数: 1

代码说明:

· 成功地设计并实现了基本块的 MIPS 包括 5 阶段管道、 拖延技术和数据转发。 · 设计并实施一个智能的调度程序,将帮助减少消费物价指数,受 1 时钟周期引起的负载和其下一条指令之间的数据依赖在拖延管道。 · 使用的工具: Verilog 的风投公司,设计视觉。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • disparity
    Disparity mapp code in VHDL
    2017-11-30 14:48:59下载
    积分:1
  • VerilogDHL
    VerilogHDL教程,很详细全面的Verilog教程,循序渐进,由浅入深,十分好的学习资料(VerilogHDL tutorial, very detailed and comprehensive Verilog tutorial, step by step, progressive approach, a very good learning materials)
    2011-07-13 14:19:53下载
    积分:1
  • vhdl-golden-reference-guide
    vhdl golden reference guide
    2012-12-31 03:56:13下载
    积分:1
  • 基于FPGA和matlab的IIR滤波器设计
    基于FPGA和matlab设计的IIR滤波器,利用matlab的simulink工具进行设计,包含了源码和相关文档说明,希望能够对大家有所帮助
    2022-04-02 06:35:36下载
    积分:1
  • GPS基带处理的verilog代码
    GPS软件接收机基带处理的verilog程序,通过解扩解调,同步等过程将中频数据转换为原始导航数据
    2022-03-24 13:40:54下载
    积分:1
  • CPU_Verilog
    此代码完成了流水线CPU的设计。其中有ALU,控制模块,UART等verilog代码。(This code completes the design of pipelined CPU)
    2017-07-06 19:45:33下载
    积分:1
  • AD9226_easy
    基于赛林思FPGA芯片, 控制采集芯片AD9226的程序(FPGA control AD9226 program)
    2020-12-06 21:09:22下载
    积分:1
  • GPS 码 nco 码跟踪环累加模块设计
    GPS code nco(GPS接收机,基带处理模块中累加模块设计代码,用于码跟踪环。代码设计巧妙,避免了消耗FPGA中比较稀缺的硬件乘法器资源)
    2022-02-03 07:30:34下载
    积分:1
  • 同步 FIFO 设计 Verilog 代码
    同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8
    2022-05-19 19:07:55下载
    积分:1
  • SOUND_PLAY6
    WM8731芯片的音效处理verilog代码, WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)
    2013-12-14 14:12:10下载
    积分:1
  • 696518资源总数
  • 105925会员总数
  • 14今日下载