登录
首页 » Verilog » ALU 的 MIPS 体系结构

ALU 的 MIPS 体系结构

于 2022-05-10 发布 文件大小:3.32 MB
0 156
下载积分: 2 下载次数: 1

代码说明:

· 成功地设计并实现了基本块的 MIPS 包括 5 阶段管道、 拖延技术和数据转发。 · 设计并实施一个智能的调度程序,将帮助减少消费物价指数,受 1 时钟周期引起的负载和其下一条指令之间的数据依赖在拖延管道。 · 使用的工具: Verilog 的风投公司,设计视觉。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 四种亮灯方式自由切换的跑马灯(用verilog_hdl语言编写的跑马灯程序)
    这是一个学习verilog HDL的好资料,适合于初学者,讲解详细,从浅入深,学好这个语言,是学习硬件描述语言的好东西,好资料!
    2022-05-08 07:52:47下载
    积分:1
  • 800 x 600 60 Hz VGA 控制器 FLEX10
    800 x 600 60 hz VGA 控制器。简单的 verilog 代码。软件项目包括。
    2023-08-31 17:50:05下载
    积分:1
  • uart_vivado
    说明:  UART 收发模块,可移植,编程平台为vivado(uart communication transceiver module, portable)
    2020-10-17 13:33:10下载
    积分:1
  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • ran_num_generator.tar
    vhdl random numbergenerater
    2013-04-10 16:31:28下载
    积分:1
  • spi_ad
    FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
    2017-06-23 12:38:22下载
    积分:1
  • 实战训练30 数码管动态扫描
    说明:  fpga版本的数码管动态扫描程序,可供学习(FPGA version of the digital tube dynamic scanning program for learning)
    2020-06-26 13:20:01下载
    积分:1
  • myTurbo_test
    Turbo编码的FPGA实现,采用了(7,5)RSC编码和循环移位交织,帧长度128bit(The FPGA implementation of Turbo coding adopts (7, 5) RSC coding and cyclic shift interleaving, and the frame length is 128bit.)
    2018-04-17 17:29:33下载
    积分:1
  • verilog 改性鲍伍利 8 x 8 乘法器
    这段代码是修改鲍伍利乘数与乘数强度 8 x 8,和书面的 VERILOG 门级或结构端口映射方法和试验验证了功能仿真从 Xilinx 和 Altera 软件第二
    2022-08-13 22:21:48下载
    积分:1
  • edc_spi_command
    单片机和FPGA的通信程序,发送5个数,传输稳定,可以自行修改可一次传多个数(MCU and FPGA communication program, send five the number of stable transmission, you can modify the number may be more than one pass)
    2013-09-14 21:09:52下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载