登录
首页 » Verilog » Verilog Booth 型乘法器

Verilog Booth 型乘法器

于 2022-08-21 发布 文件大小:335.15 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

此文件描述的 verilog booth 型乘法器的代码。源代码是模拟和验证效果会更好

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • 小梅哥RTL8211PHYFPGA
    说明:  基于RTL8211以太网芯片开发的以太网通信代码,使用Quartus编程,FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)
    2020-09-17 21:47:55下载
    积分:1
  • 三态总线 GPIO
    (1) 与微处理器可编程三态总线接口 GPIO (通用目的输入和输出端口)(2) 总线接口:1.addr_reg: 地址总线2.rd_n_reg、 wr_n_reg、 cs_n_reg: 控制总线3.数据: 三态数据总线(3) 内部寄存器:
    2022-02-05 04:28:07下载
    积分:1
  • Interfacing_RTC_with_Spartan-3_Primer_FPGA
    Interfacing RTC with spartan 3
    2013-04-04 10:13:44下载
    积分:1
  • Project7_5
    基于fpga状态机的交通灯设计,亮灯时间自己修改,程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
    2020-06-18 04:00:01下载
    积分:1
  • TLC1620
    基于FPGA的Verilog语言实现的六十进制计数器(FPGA-based Verilog language implementation of six decimal counter)
    2015-04-23 16:23:15下载
    积分:1
  • sinwave
    使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )
    2013-09-18 15:27:27下载
    积分:1
  • src
    用verilog实现ldpc最小和译码算法(This code is for the decode of MS-algorithm based on LDPC.)
    2018-02-27 14:13:46下载
    积分:1
  • 单周期cpu
    根据计算机原理与设计进行设计,完整的单周期cpu,已经仿真完成
    2022-02-16 08:50:05下载
    积分:1
  • Tutorijal 6
    Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • 696518资源总数
  • 105922会员总数
  • 10今日下载