-
通过VHDL语言的例子，乒乓球运动的FPGA原型样机（2章）是
应用背景FPGA原型的VHDL例子提供一系列清晰，易于遵循的快速代码开发模板；大量的实际例子来说明和强化的概念和设计技术；现实可实施的项目和测试在Xilinx原型板；深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
- 2022-08-13 14:19:44下载
- 积分：1
-
7段数码显示译码器
7段数码显示译码器-seven of the digital display decoder
- 2022-01-26 04:02:10下载
- 积分：1
-
I2C总线在可编程逻辑器件上实现的VHDL源码
I2C总线在可编程逻辑器件上实现的VHDL源码-VHDL source codes for realizing I2C
- 2022-12-10 08:10:03下载
- 积分：1
-
classic-examples-of-Verilog
一些verilo的经典实例，非常适合初学者(verilo of the classic examples, for beginners)
- 2011-08-01 09:01:34下载
- 积分：1
-
eDP
eDP接口TFT-LCD显示驱动原码（verilog+c）(eDP Interface TFT-LCD display driver source code (verilog+c))
- 2020-10-17 09:17:27下载
- 积分：1
-
da_fir
基于FPGA分布式算法FIR滤波器verilog代码
（本人 小论文 代码，通过验证）
本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA)，将MAC运算转化为查找表(Look-Up-Table, LUT)输出，不仅能在硬件规模上得到改善，而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器，并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
- 2020-11-10 13:49:45下载
- 积分：1
-
实验室altera 1
这是实验室1.2从Altera的代码。这是初学者熟悉Altera的工具包和硬件描述语言（VHDL）这个练习的.The目的是学习如何连接简单的输入和输出设备的FPGA芯片和实现使用这些设备的电路的基本代码。我们将使用switchesSW17-0on DE2开发板作为输入电路。我们将使用发光二极管（LED）和7段显示器作为输出设备
- 2022-04-06 15:25:24下载
- 积分：1
-
mimasuo
6位密码锁，密码锁控制器是硬件与软件的结合。根据设计要求，决定以FPGA芯片和VHDL语言设计此电子密码锁(6 locks, the lock controller is a combination of hardware and software. According to design requirements, the decision to the FPGA chip and VHDL design electronic locks)
- 2012-05-22 21:11:17下载
- 积分：1
-
polyPhaseFilter
说明： 数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
- 2019-12-24 09:58:51下载
- 积分：1
-
tpc
turbo product code used in error correction
- 2020-11-20 10:59:37下载
- 积分：1
