登录
首页 » VHDL » FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑...

FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑...

于 2022-05-13 发布 文件大小:6.82 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed data, the requirements of time-delay system can be considered lower

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • convotion_decode
    用verilog写的卷积码的编码程序以及viterbi译码程序(Use verilog write convolution code coding procedures and viterbi decoding program)
    2012-09-06 20:24:55下载
    积分:1
  • logique
    ainsi permettre la simplification du calcul ultérieur des courants et tensions dans une partie de celui-ci. La méthode de Norton abouti invariablement au circuit suivant soit une source de courant, une résistance parallèle (correspond à la Ri de la source) et une résistance de charge. La résistance de charge est une des
    2014-11-14 09:07:44下载
    积分:1
  • bldc_motor_control_design_example
    无刷直流电机 VHDL VERILOG 控制,速度环,RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA( actel VERILOG BLDC control of the use of actel FPGA)
    2020-10-29 09:19:57下载
    积分:1
  • 24秒倒计时系统(有跑马灯) 利用CPLD
    24秒倒计时系统(有跑马灯) 利用CPLD-24 seconds remaining systems (5,250) using CPLD
    2022-03-26 05:51:13下载
    积分:1
  • 用VHDL语言编写的AT24C02程序,并用数码管显示,本程序已经经过本人测试过,很好用...
    用VHDL语言编写的AT24C02程序,并用数码管显示,本程序已经经过本人测试过,很好用-The AT24C02 is available VHDL language program, and use digital tube display, this procedure has been tested himself, very good to use--
    2022-04-22 03:40:31下载
    积分:1
  • ds18b20Plcd
    温度控制系统.运用ds18b20温度传感器将实时温度送入FPGA中,再将温度显示出来(Temperature control systems. Use ds18b20 temperature sensor into the FPGA in real-time temperature, then the temperature is displayed)
    2014-04-27 18:39:30下载
    积分:1
  • can-lite-vhdl-master
    CAN VHDL Code. Behavioral implementation of CAN bus interface.
    2021-01-19 21:48:41下载
    积分:1
  • pps_ketiao_rb2
    说明:  FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • verilogsram
    SRAM 读写实验,SRAM存储器的读写操作,Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)
    2017-04-20 22:20:05下载
    积分:1
  • analogue-digi-ana-converter
    design and implementation of a format conversion system on the Altera NIOS board(QUARTUS) which reads an analogue input, converts it into digital data, and then does the reverse conversion back into analogue format. This will be done by taking an analogue an analogue input using SPI MCP3202 12-Bit A/D converter to generate the digital data stream and then the digital data will be used to generate an analogue output using Analog Devices 8-bit SPI AD7303 D/A converter.
    2009-08-04 21:23:05下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载