登录
首页 » VHDL » FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑...

FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑...

于 2022-05-13 发布 文件大小:6.82 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed data, the requirements of time-delay system can be considered lower

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • spi_hello
    SPI接口测试程序,Xilinx参考设计,ML507硬件测试通过.(SPI interface test code,Xilinx reference design,tested on ML507 platform.)
    2013-09-01 09:37:04下载
    积分:1
  • SPI_UART
    SPI读写AD9361,通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
    2018-11-19 10:54:24下载
    积分:1
  • Microsoft-Word--(11)
    信号源模块源程序,可以实现程序模块的实现,然后发生需要的程序(Source module source code, you can achieve the realization of the program modules, and the occurrence of the required procedures)
    2014-12-30 11:12:32下载
    积分:1
  • fskcodec
    FSK编码器和译码器,有需要的朋友可以看看!(FSK encoder and decoder, there is a need friends can see!)
    2014-08-11 21:12:06下载
    积分:1
  • 4x4 electronic locks central control system. Six input control.
    4X4电子密码锁的中央控制系统。控制6位输入。-4x4 electronic locks central control system. Six input control.
    2022-02-10 10:06:12下载
    积分:1
  • ddr_for_controller_and_phy
    说明:  这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
    2020-12-21 20:59:08下载
    积分:1
  • 这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范
    这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范-This is a GPIB programming also introduced the article and introduce GPIB norm
    2022-06-29 19:43:11下载
    积分:1
  • vhdl
    code for fft non synthesisable in xilinx ise
    2013-09-30 13:16:13下载
    积分:1
  • pe1lca
    vhdl code for programming
    2012-11-22 21:37:52下载
    积分:1
  • CPU-Verilog
    简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载