登录
首页 » VHDL » VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题

VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题

于 2022-05-14 发布 文件大小:1.56 kB
0 101
下载积分: 2 下载次数: 1

代码说明:

VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog111.rar
    verilog 的东西好好用的呢,那是verilog 学习者的必备东西哦(verilog things properly used it, it is an essential learners verilog things oh)
    2007-05-20 10:23:46下载
    积分:1
  • 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
    用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
    2022-01-27 08:43:52下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • It is a fir to implement in a FPGA. It s not desenvolved for me it is a good wor...
    It is a fir to implement in a FPGA. It s not desenvolved for me it is a good work of another person
    2022-03-29 20:48:40下载
    积分:1
  • hwref
    spartan 3 hardware reference document xilinx
    2009-05-22 19:10:33下载
    积分:1
  • verilog基础练习,介绍怎样编写测试文件和仿真
    verilog基础练习,介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation
    2022-01-28 18:39:08下载
    积分:1
  • CPUver2
    这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。( 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语 日语 这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。 This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)
    2016-05-15 15:59:07下载
    积分:1
  • 在利用Verilog在FPGA平台上输出正弦波,实现芯片为Cyclone II 484C8,有管脚分配...
    在利用Verilog在FPGA平台上输出正弦波,实现芯片为Cyclone II 484C8,有管脚分配-In the use of Verilog in the FPGA platform, the output sine wave, the realization of the chip for Cyclone II 484C8, has pin allocation
    2022-01-31 10:21:02下载
    积分:1
  • ";Verilog HDL设计指南";5
    《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
    2022-04-21 22:39:14下载
    积分:1
  • agc
    数字自动增益控制 AGC (automatic gain control) Verilog(automatic gain control Verilog)
    2021-03-11 19:29:25下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载