登录
首页 » VHDL » 这是我的VHDL格式的电子密码锁源程序,请站长审核啊

这是我的VHDL格式的电子密码锁源程序,请站长审核啊

于 2022-04-12 发布 文件大小:1.81 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

这是我的VHDL格式的电子密码锁源程序,请站长审核啊-This is my VHDL source code format of the electronic lock, please review ah owners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pluse
    说明:  发送两个频段的脉冲 个数和频率均可调 发送两个频段的脉冲 个数和频率均可调(pluse and adjust the width of pluse pluse and adjust the width of pluse )
    2010-04-14 11:00:03下载
    积分:1
  • fifoi
    基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)
    2008-12-19 00:17:51下载
    积分:1
  • ADC VHDL 代码
    使用VHDI Dispaly字符。显示了一个模拟的正常工作的LCD控制器硬件实现。这种模拟演示了不同的状态机协同工作的方式。作为初始化序列完成时,主状态机的命令的状态开始。
    2022-02-24 19:19:54下载
    积分:1
  • testbench.sv
    RS 编码和解码Verilog Code, 实现了RS(544,514)的编码和译码;(-RS Coding and Decoding Verilog code, implement RS(544,514))
    2016-09-25 16:05:54下载
    积分:1
  • ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真
    ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真-Register ep2c5 achieve above experiment a verilog language, quartus 2 Simulation
    2022-03-19 07:48:20下载
    积分:1
  • DW8051_ALL
    包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 (DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times faster than Intel 8051 with the same oscillator frequency. I writed ram, rom, some other perpherals such as DES, RNG, and its testbench, and it worked all right!)
    2021-05-07 09:28:36下载
    积分:1
  • dingshi
    定时器加数码管显示源码,以及test bench测试模块源码,经modelsim仿真结果正确(Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct)
    2013-07-27 10:34:41下载
    积分:1
  • the realization of paragraph ep2c5 register verilog language, quartus 2 Simulati...
    ep2c5 实现 段寄存器 verilog语言,quartus 2 仿真-the realization of paragraph ep2c5 register verilog language, quartus 2 Simulation
    2022-03-15 03:31:41下载
    积分:1
  • 使用VHDL代码的FIR滤波器的设计
    fir filter design using vhdl codes
    2022-02-26 18:55:51下载
    积分:1
  • 带同步复位信号的二分频VHDL 程序
    带同步复位信号的二分频VHDL 程序-synchronous reset signal with the two-frequency VHDL procedures
    2022-03-06 12:51:13下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载