登录
首页 » VHDL » 用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。...

用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。...

于 2023-02-12 发布 文件大小:1.84 kB
0 105
下载积分: 2 下载次数: 2

代码说明:

用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL语言教材
    VHDL语言教材-The teaching material of VHDL Language
    2022-02-25 16:17:11下载
    积分:1
  • crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠...
    crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠-crc cyclic redundancy check code used to transmit coded signals to verify, the information is more reliable
    2022-12-26 06:05:03下载
    积分:1
  • TrafficLight
    利用Verilog编写一个交通灯控制电路,能控制两条路上红、黄、绿灯的变化,并且显示等待时间(Using Verilog HDL to design a traffic light control circuit. It can control the change of red, yellow and green lights on two roads, and display the remaining waiting time.)
    2018-11-22 23:07:33下载
    积分:1
  • 看中国
    这是Verilog语言的if else 语句的优化,不同的写法,编译出来,结果会有很多不同。请大家自己斟酌。-see the Chinese
    2022-04-23 18:03:23下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • Can realize the time digital clock display, and on the hours, minutes, seconds t...
    能实现数字钟中时间的显示,并可对小时,分钟,秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust
    2022-04-29 18:33:18下载
    积分:1
  • sdcard_mass_storage_controller
    A host controlled ot control sd cards
    2021-04-29 13:58:43下载
    积分:1
  • VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使 (đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用)
    VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使 (đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用)
    2022-05-29 10:17:32下载
    积分:1
  • 一个有效的高吞吐量的FPGA的AES实现多千兆位协议
    应用背景在本文中,我们提出了一种高效的非流水线式AES-128实现高实施吞吐量,以便它可以使用在千兆协议。我们实现我们的AES-128加密设计在Xilinx Virtex-7 FPGA解密了4.86 Gbps的5.30/ ECB模式和5.23/4.84吞吐量在CBC模式Gbps。关键技术由于高吞吐量的要求加密信道的体系结构,一种高效的实施硬件是必要的。这可以实现通过使用高端可重构智能利用平台。实现令人信服的高吞吐量,一高效的非流水线式的先进实现数据加密标准(AES)和密钥长度为128比特,用于千兆位现场可编程门阵列(FPGA)协议提出。
    2022-11-26 08:05:03下载
    积分:1
  • 实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试...
    实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试-Realize two-way digital signal phase function, and finally through a static LED display, the program through the hardware test
    2022-08-23 08:21:20下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载