登录
首页 » Verilog » 浮动点加法器 32 位

浮动点加法器 32 位

于 2022-05-18 发布 文件大小:42.88 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

浮点加法器 32 位使用 verilogused 添加 2 浮点数......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 咖啡自动售货机 verilog 代码与验证平台
    基于有限状态机的咖啡自动售货机。 自动售货机应出售茶为 Rs。 10、 咖啡为 Rs。 20 和冷咖啡为 Rs.30。 这台机器接受 Rs。 10 和 Rs.20 注意到。 如果选择的产品超出支付的金额,金额返回和显示一条消息。
    2022-01-26 00:14:51下载
    积分:1
  • uart
    it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
    2010-04-22 20:47:55下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • DDS
    基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要 求,对这两种方法的程序进行了优化 最后对这两种方法设计的程序进行仿真和硬件调试。结果表明:采用这两种 方法都能有效地实现DDS中波形存储表的设计。 (DDS-based FPGA devices designed to achieve one of the core of the waveform is stored in table design. First of all, choose to adopt LPM_ROM and VHDL statements of these two methods for the design waveform storage tables and comparative analysis and then, taking into account the limited hardware resources and the accuracy of DDS, the two methods to optimize the process the last of these two methods of process design simulation and hardware debugging. The results showed that: the use of these two methods are all effective ways to achieve the DDS waveform stored in the table design.)
    2009-05-24 10:56:30下载
    积分:1
  • CPU-Verilog
    简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • sram
    说明:  FPGA 读写 SRAM 存储块,verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
    2019-08-19 16:03:39下载
    积分:1
  • 8_BUS
    说明:  BUS documentation and map reffereces
    2020-06-25 19:40:02下载
    积分:1
  • ix746
    Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.
    2017-08-28 20:46:28下载
    积分:1
  • AHB2APB Bridge 的Verilog
    在AMBA bus 总线中,AHB是高速的总线接口,APB则是低速的总线接口,有些低速的外设不需要接入高速的外设时,便通过桥接的方式接入APB总线中。
    2022-01-20 22:42:04下载
    积分:1
  • 基于FPGA按键控制VGA动态图片显示
    用FPGA平台,5幅图片128*128的,存入rom中,按键控制停止和开始动画;
    2022-05-26 03:43:04下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载