登录
首页 » Verilog » 浮动点加法器 32 位

浮动点加法器 32 位

于 2022-05-18 发布 文件大小:42.88 kB
0 131
下载积分: 2 下载次数: 1

代码说明:

浮点加法器 32 位使用 verilogused 添加 2 浮点数......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • jiaotongdeng
    基于CPLD的交通灯控制,完成交通灯的功能,校错能力(CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity)
    2010-10-08 23:12:11下载
    积分:1
  • Subway_VHDL
    模拟地铁自动售票机选票、付款、取票、找零等功能,包含软件仿真和硬件响应,可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)
    2016-03-14 10:44:14下载
    积分:1
  • ads1255 spi verilog驱动
    ads1255 spi verilog驱动,已测试过,可以使用。
    2022-03-14 09:02:05下载
    积分:1
  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • 基于UVM的 CRC电路验证程序
    基于UVM的CRC电路验证程序,包含基本的CRC电路模块,testbench,给出了UVM的实现
    2022-02-13 03:15:19下载
    积分:1
  • AHB_slave ram
    ram 的ahb接口,ram ahb interface 好用的中转接口ram 的ahb(ram ahb interface ram ahb interface ram ahb interface)
    2021-04-20 17:38:50下载
    积分:1
  • nand 闪存仿真模型
    用于IC芯片设计验证仿真的nand flash芯片模型;包括模型及测试平台,对于进行nand flash控制器设计或者验证人员非常有帮助!另外,附上与之对应的镁光的芯片说明文档,见pdf附件
    2022-01-21 18:06:52下载
    积分:1
  • fre
    本设计是基于EP4CE15F17C8N和12864液晶的频率计程序(The design is based EP4CE15F17C8N and 12864 LCD frequency meter program)
    2015-08-12 08:39:32下载
    积分:1
  • 同步FIFO的Verilog代码
    本代码是同步FIFO的VERILOG HDL代码,代码除了实现基本的同步FIFO相同时钟域数据传输以外,代码简单易读,可以作为笔试或者面试手写代码的备考代码,作者参加大恒FPGA开发工程师岗位面试手写的同步FIFO程序就是出自本代码
    2022-03-10 23:58:05下载
    积分:1
  • verilog读取陀螺仪数据并显示
      采用50Mhz时钟,对能发送串口数据的mcu6050进行数据的读取与处理。采用8段数码管作为显示模块通过fpga处理后的数据直接显示到数码管
    2022-06-03 07:43:39下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载