-
verilog sram
用于控制SRAM，16bit*1 M. 控制读取方向，严格按照时序图进行延迟设计，非常适合参考设计，用于其他相关开发。希望对大家有用。
用于控制SRAM，16bit*1 M. 控制读取方向，严格按照时序图进行延迟设计，非常适合参考设计，用于其他相关开发。希望对大家有用。
- 2022-04-12 06:05:49下载
- 积分：1
-
VGA_Controller
用以VGA显示的小程序，很实用，挺有价值的(VGA display for a small program, very practical, quite valuable)
- 2013-07-24 08:58:24下载
- 积分：1
-
dividefrequency
如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)
- 2009-02-13 15:45:38下载
- 积分：1
-
浮动点加法器 32 位
浮点加法器 32 位使用 verilogused 添加 2 浮点数......
- 2022-05-18 00:14:40下载
- 积分：1
-
8_1
一个具有置位、复位、左移和右移功能的八位移位寄存器/“01011010”序列检测器。移位寄存器电路端口为：异步清零输入端口rst，输入时钟clk，置数判断输入端口load，移位类型判断输入端口m，数据输入端口data[7:0]，输出端口q[7:0]。序列检测器电路端口为：异步清零输入端口rst，输入时钟clk，串行数据输入端口d，输出标志端口s。(A eight bit shift register / 01011010 sequence detector with set, reset, left shift, and right shift function. Shift register circuit port is: Asynchronous Clear input port rst, input clock CLK, set the number to determine the input port load, shift type to determine the input port m, data input port data[7:0], output port q[7:0]. The sequence detector circuit port is: Asynchronous Clear input port rst, input clock CLK, serial data input port D, output flag port s.)
- 2020-12-17 08:29:12下载
- 积分：1
-
ac_control
模块 ac_con (输出 heater_on、 cooler_on、 fan_on、 输入的 temp_low、 emp_high、 auto_temp、 manual_heat、 manual_cool、 manual_fan） ；
分配 heater_on = (temp_low & auto_temp) |manual_heat ；
分配 cooler_on = (temp_high & auto_temp) |manual_cool ；
分配 fan_on = (加热器上 | cooler_on | manual_fan;
endmodule
- 2023-06-27 10:00:02下载
- 积分：1
-
rc6_decryption
rc6 algorithm designed based on verilog and is verified
- 2020-12-01 21:59:28下载
- 积分：1
-
Nios-II
数字电路的设计。以软件方式实现硬件电路，功能强大，开发容易。(Digital circuit design. With software to realize the hardware circuit, powerful, development easy.
)
- 2011-12-03 09:47:56下载
- 积分：1
-
PCM
本例设计一个码率为500kb/s，字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。(This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL language carry out.
)
- 2021-04-23 17:08:47下载
- 积分：1
-
all clock
说明： 数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
- 2020-06-18 05:00:01下载
- 积分：1
