登录
首页 » Verilog » 浮动点加法器 32 位

浮动点加法器 32 位

于 2022-05-18 发布 文件大小:42.88 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

浮点加法器 32 位使用 verilogused 添加 2 浮点数......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Servo
    VHDL servo control from technique of Pulse Width Modulation (PWM )
    2014-10-10 15:34:33下载
    积分:1
  • Yoshis_Island_(V1.0)_(U)
    Bringing SMW2:YI Back To LIFE Through Rom!
    2013-01-19 23:40:42下载
    积分:1
  • claa
    vhdl code for carry lookahead addder
    2014-02-05 00:26:26下载
    积分:1
  • chuzuche
    出租车vhdl程序,并带有testbench仿真程序,通过开始按键复位,然后根据行使信号进行公里计数,起步价3公里8元钱,超过3公里一公里1元钱(Taxi vhdl program, with a testbench simulation program, started by the reset button, then the exercise kilometer count signal, starting at 3 km 8 yuan, more than three kilometers one kilometer dollar.)
    2016-07-14 14:41:24下载
    积分:1
  • 四选一多路选择器
    四选一多路选择器,使用Verilog语言实现了多路选择器,可以通过FPGA实现四选一多路选择器,数字逻辑电路的相关内容。欢迎大家下载,使用vivoda打开,烧写在开发板上。
    2022-12-23 18:15:03下载
    积分:1
  • FPGA超声波测距数码管显示
    超声波测距代码参考了网上的,数码管自己写的,我的是50mHz的晶振,测距不准可以自己修改一下。大佬勿喷。
    2022-01-27 22:40:26下载
    积分:1
  • 系统设计
    基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)
    2020-06-21 02:20:01下载
    积分:1
  • 12_lcd12864
    本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA(This experiment is shown in English with LCD12864 display Our FPGA EDA NIOS II SOPC FPGA)
    2013-06-26 11:35:54下载
    积分:1
  • clk
    sin波形发生图形,应用智能老师款到即发了快速打击 (sin waveform generation graphics application smart teacher paragraph to that made a rapid strike)
    2013-02-24 15:46:58下载
    积分:1
  • plldesign
    pll(phase locked loop) is used to fix the circuit to particular frequency
    2014-03-18 17:14:26下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载