-
有关verilog的硬件实现VGA设计的代码。
有关verilog的硬件实现VGA设计的代码。-On the Verilog hardware design realize VGA code.
- 2022-07-17 09:16:28下载
- 积分：1
-
verilog-SPI-core
用VerilogHDL写的spi 核的例子(A simple example of SPI core using Verilog HDL)
- 2011-08-31 20:37:07下载
- 积分：1
-
MIPS
Top level Architecture of MIPS Processor
- 2009-08-17 21:08:17下载
- 积分：1
-
apb_spi
Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
- 2021-04-06 16:19:02下载
- 积分：1
-
VHDL_count 从 0 到 9 4 7 段 LED 显示器 (đếm 0 đến 9 hiển 施耐 4 带领 7 đoạn)
VHDL_count 从 0 到 9 4 7 段 LED 显示器 (đếm 0 đến 9 hiển 施耐 4 带领 7 đoạn)
- 2022-01-20 23:11:51下载
- 积分：1
-
用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。
用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
- 2023-07-06 05:40:03下载
- 积分：1
-
font6x8
Fonts for LCD 162x64 (6x8)
- 2012-09-05 07:06:05下载
- 积分：1
-
用VHDL编写的JK触发器
用VHDL编写的JK触发器 用VHDL编写的JK触发器 用VHDL编写的JK触发器
- 2022-01-26 05:14:12下载
- 积分：1
-
ADC_Data_Recv_Module
接收机测试输入信号，
生成正余弦波，采样率、频率、幅度、相位可调节
并将生成的数据进行输出
压缩包包括Verilog代码、testbench代码、word文档
matlab仿真代码(The receiver tests the input signal,
Generation of positive cosine wave, sampling rate, frequency, amplitude, phase can be adjusted
And output the generated data
The compressed package includes the Verilog code, the testbench code
Matlab simulation code)
- 2017-12-08 17:56:02下载
- 积分：1
-
yunchengxu
说明： 内附几十种小程序，有状态机、比较器、波形发生器、乘法器、加法器、步进电机控制器等，希望大家能用的上。(Containing dozens of small programs, for reference，This is about FPGA,a tool ,we can study,but in ourselves.)
- 2010-04-29 16:00:25下载
- 积分：1
